 上传我的文档
 下载
 收藏
山东农业大学农学本科学历，高级农艺师。现任嘉祥县大豆和食品产业办公室副主任。1982年嘉祥县农业局工作， 04年至09年嘉祥农业开发区副主任，09年至今嘉祥县第一产业招商局副局长。获济宁市十大科技精英、市百名优秀科技特派员、县专业技术拔尖人才、县招商引资先进个人称号。共获市级以上农业科技成果15项，发表科技论文46篇。
 下载此文档
数字电子技术实验报告
下载积分：1000
内容提示：数字电子技术实验报告
文档格式：DOC|
浏览次数：196|
上传日期： 17:34:35|
文档星级：
全文阅读已结束，如果下载本文需要使用
 1000 积分
下载此文档
该用户还上传了这些文档
数字电子技术实验报告
关注微信公众号当前位置： >>
数字电路实验
数字电子技术实验任课教师：卢家凰 办公室 ： （实验中心A2-608） 手机：数字电子技术实验? 实验成绩由实验考核成绩和平时实验成绩二部分组成： 按考核占40%，平时实验占60%计分。 ? 每个实验评分由下列内容构成： ? 预习报告(20%） ? 实验操作(40%)：按时进入实验室，按时完成实 验任务，遵守规章制度，实验后整理好实验桌；实验中 出现故障，利用所学知识冷静分析，找出原因，独立解 决；测试数据要做到心中有数，细心观测，做到原始数 据记录完整，清楚。 ? 实验报告(40%)：视实验报告的质量评分。对于 伪造数据、抄袭等弄虚作假现象、不交报告一律以零分 计。实验报告的一般要求?? ? ? ?一、预习报告（课前完成，如没有预习报告，老师可要求暂停本次实验）1、实验目的 2、实验原理 3、设计电路 4、记录表格??? ?二、实验报告（课后完成，下次上课前交）5、整理实验数据，分析实验结果 6、解答思考题（选做） 7、实验心得、体会预习报告、实验报告统一写在一份实验报告纸上！数字电子技术实验4.14.2集成门电路逻辑功能测试组合逻辑电路设计的设计4.3-44.8数据选择器与译码器的应用用Multisim软件仿真数字电路4.54.7集成触发器的功能测试计数、译码与显示课程考试面 包 板 结 构面包板反面
布线要点?1、 接线前应先画好布线图，以免发生差错， 一般以集成电路或三极管为中心，并根据输入输 出分离的原则，以适当的间距来安排其他元件。 2、集成块与晶体管的布局，一般按主电路信 号流向的顺序在插座板上直线排列，各级元器件 围绕各级的集成块或晶极管布置，各元件间的间 距应视周围元件多少而定。 3、合理布置地线。当电路有多级时 ，应将 各级单独接地，再分别接公共地线。??布线注意事项?1、布线的顺序一般是先布电源线与地线，然后 按布线图从输入到输出依次连接好各元器件和接线 。在此条件下，尽量做到接线短、接线少、测量方 便。?2、 为便于检查，尽可能采用不同颜色的导线 ；尽量在器件周围连线，并不允许导线在集成块上 方跨过，或从三极管下方穿过。3、查线无误，才能接通电源。查线时仍以集 成电路或三极管的引脚为出发点，逐一检查与之相 连的元件和导线。?
实验一集成门电路逻辑功能测试?一、实验目的? ? 1、掌握测试TTL门电路逻辑功能的方法。 2、熟练掌握测量仪器的使用方法。??3、牢记所测数据的含义及其正确值的范围。4、了解逻辑门的一些简单且实用的应用电路。?5、了解TTL、CMOS门电路的各种特性。实验一? ? 1、仪器集成门电路逻辑功能测试?二、实验仪器及元器件双踪示波器 1台?? ? ? ?直流稳压电源信号发生器 2、元器件 74LS00 74LS86 1片 1片1台1台（可选）实验一? ?54系列 74系列集成门电路逻辑功能测试?三、数字电路实验基础知识1、识别数字集成电路芯片 ① TTL系列供电条件 +4.5V～+5.5V +4.75V～+5.25V 环境温度 -55℃ ~+125℃ 0℃ ~+70℃ 用途 军品 工业用品HP74LS00P厂家 系列名 工艺 功能号 封装形式 类型实验一集成门电路逻辑功能测试TTL电路的逻辑电平标准电路类型 电源 电压 输入高电平 输入低电平 VIH VIL 输出高电 平VOH 输出低电平 VOLTTL+5V≥2.0V≤0.8V≥2.4V≤0.4V实验一集成门电路逻辑功能测试?2、集成电路的封装及管脚排列 ? 双列直插式DIP??单列直插式SIP芯片上以缺口、小原点或竖线等标记出管 脚“1”的位置，左下第一脚即为1管脚，此后管 脚号按逆时针方向排序。实验一? ? ? ? ?集成门电路逻辑功能测试?3、TTL电路的使用规则① 典型电源电压：5V ② 闲置输入端的处理小规模集成电路中，悬空相当于接逻辑“1”电平；时 序电路或复杂的数字电路系统中，闲置输入端应根据逻辑 功能的要求接相应的电平，不允许悬空。③ 输出端处理TTL电路的输出端不允许直接接地或电源。实验一 集成门电路逻辑功能测试 ?4、CMOS电路的使用规则 ? ① 闲置输入端的处理? ? ? ? ?闲置输入端应接VDD(正电源)或VSS(负电源)，绝不允 许悬空。② 输出端的处理不允许并联使用，也不允许直接连接电源或地。③ CMOS电路的保护措施使用和存放CMOS电路时，要注意静电屏蔽。并注意 不能带电插拔集成芯片。实验一 集成门电路逻辑功能测试 ?四、实验任务及步骤1、测量TTL与非门(74LS00)的逻辑功能 ? ① 静态测量 ? 2、测量TTL异或门(74LS86)的逻辑功能（ 选做） ? ① 静态测量?? 1、静态测量 ? ? ? 步骤：实验一集成门电路逻辑功能测试1、将芯片的电源和接地接好。 2、选择74LS00的任意一个与非门，按照真值表 给输入端A、B加不同的信号。用示波器的“DC档”测量 出输出端Y的电压值，根据Y的电压值判断Y的状态。表如P84的表4.1.4.输入状态 A 0 0 1 1 B 0 1 0 1 输出电压值（V） Y 输出状态 Y实验一?集成门电路逻辑功能测试?2、动态测量步骤： 1、将芯片的电源和接地接好。 ??2、选择74LS00的任意一个与非门，在与非 门的一个输入端A加固定电平，在另一输入端B加入 连续脉冲信号，然后用双踪示波器同时观察B端和输 出端Y的波形。注意：输出与输入波形在时间轴上要对齐。?直流稳压电源信号发生器双踪示波器时间灵敏度 校准旋钮 幅值(垂直系统) 时间灵 敏度垂直位移 旋钮 时间轴(X轴)垂直工作方式电压灵敏度 耦合方式电压灵敏度 校准旋钮实验二 组合逻辑电路设计?预习要求： ?1、设计3人表决器电路? ?图只使用2片74LS20 真值表＋卡诺图＋表达式＋逻辑图＋实际连线?2、设计一位全加器? ? 图 只使用1片74LS86和2片74LS20 真值表＋卡诺图＋表达式＋逻辑图＋实际连线实验二?一、实验目的? ? 。组合逻辑电路设计1、掌握用小规模集成芯片逻辑门实现组合逻 辑电路的基本方法。 2、掌握组合逻辑电路的设计方法与调试技巧实验二?组合逻辑电路设计?二、实验仪器及元器件? ? ? ? ? ?1、仪器 直流稳压电源 2、元器件 74LS20 74LS86 发光二极管 300欧1台2个 1个 2个 2个实验二?三、实验原理? ?组合逻辑电路设计1、组合逻辑电路的特征由基本逻辑门电路组成，没有记忆功能。在任意时 刻，电路的输出只取决于该时刻的输入情况，而与过去的 输入状态无关，电路中不存在记忆元件也没有反馈回路。?组合逻辑电路的设计应用中，要注意竞争和冒险现 象的存在。? ?2、组合逻辑电路的设计 根据给定的逻辑要求，选取合适器件，设计 并实现功能要求。实验二?设计要求组合逻辑电路设计3、用SSI实现电路的方法在一个逻辑电路中往往会 包含不同的门电路，如与门、 逻辑真值表 或门、非门等，这些门在电 路中需要的数量不同，而芯 逻辑代数化简 卡诺图化简 片中所包含门的形式和数量 却是固定的，这就会造成某 些芯片不能被充分利用。在 最简表达式 这种情况下，需要对电路进 行转化设计，例如用剩余的 逻辑电路图 门经过适当的连接，来完成 其他逻辑门的功能。 芯片连接图实验二?组合逻辑电路设计? 4、利用MSI设计组合逻辑电路 MSI性能稳定、价格低廉，因此采用MSI实 现组合逻辑函数，可达到事半功倍的效果。用 MSI实现组合逻辑函数的基本方法是对照比较。 中规模集成电路中，输出与输入信号间的函数关 系已固化，不能改变。实验二 组合逻辑电路设计?四、实验任务? ? 1、设计一位全加器 只使用74LS86和74LS20? 真值表： A B C Y实验二 组合逻辑电路设计0 0 0 1 0 1 1 10 0 0 0 1 1 1 10 0 1 1 0 0 1 10 1 0 1 0 1 0 1函数表达式如下：Y ? A B C? A B C? A B C? A B CY A 0 1 BC 00 0 0 01 11 10 0 1 0 1 1 1______Y=AC+BC+AB实验二 组合逻辑电路设计Y=AC+BC+ABY ? AC ? BC ? AB Y ? AC ? BC ? AB_____ ____ ____实验二 组合逻辑电路设计实物连线图BCACAB实验二 组合逻辑电路设计?五、数字电路常见故障检查方法? 连接的数字电路的逻辑功能不能满足设计要求而进行 的检查。 ? 1、布线错误 ? 实际安装的电路与所设计的原理图不符，主要是发 生错接、短路、开路等。 ? 2、仪器使用不当引起的故障 ? 共地不当、信号线与地线接反等。 ? 3、元器件使用不当或损坏 ? 元器件没有完全插入面包板、元器件插入面包板时 管脚已被折断等。?实验三 数据选择器和译码器的应用?预习要求：? 1、熟悉74LS138和74LS153的功能。 ? 2、分别用3-8译码器（74LS138）和双4选1 数据选择器（74LS153）设计“一位全减器” 。实验三 数据选择器和译码器的应用?一、实验目的? ? ? 1、掌握用MSI器件设计逻辑电路的一般方法。 2、加深对译码器与数据选择器的理解。 3、了解译码器与数据选择器的应用。实验三 数据选择器和译码器的应用?二、实验仪器及元器件? ? 1、实验仪器 直流稳压电源 1台 1个 1个 1个 2个 2个?? ? ? ? ?2、元器件74LS138 74LS153 74LS20 发光二极管 300欧实验三 数据选择器和译码器的应用?三、实验原理? ? 1、用MSI器件设计组合电路的方法 不必进行太多化简，设计过程简单，电路中 所用器件少。 SSI真值表 表达式最简逻辑 表达式实际问题逻辑图MSI适当形式 表达式实验三 数据选择器和译码器的应用? 2、用译码器实现逻辑函数 ? ? ? 变量译码器 显示译码器 74LS138――变量译码器：将输入的二进制 代码转换成相应的输出信号。实验三 数据选择器和译码器的应用16 15 14 13 12 11 10 9 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS138A0 A1 A2 S2 S3 S1 Y7 GND 1 2 3 4 5 6 7 8? S1=1、S2 + S3=0 时，译码器处于工作状态。否则 ，译码器被禁止，所有的输出端被锁在高电平。实验三 数据选择器和译码器的应用S1 S2 S3 A2 A1 A00 × × 1 × × × × × × × ×Y0 Y1 Y2 Y3 Y4 Y5 Y 6 Y71 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 00 0 0 0 1 1 1 10 0 1 1 0 0 1 10 1 0 1 0 1 0 1当使能端有效时，译码器的每一个输入对应输入变量的一个 最小项，整个译码器给出了全部的最小项，任何逻辑函数都可以 用最小项表达式表示，即可写成若干最小项之和，因而译码器辅 以适当的逻辑门，即可实现任意逻辑函数。数据选择器和译码器的应用（1）最小项：如果一个函数的某个乘积项包含了函数的 全部变量，其中每个变量都以原变量或反变量的形式出现， 且仅出现一次，则这个乘积项称为该函数的一个标准积项， 通常称为最小项。 3个变量A、B、C可组成8个最小项：A B C 、A B C、A BC 、A BC、AB C 、AB C、ABC 、ABC（2）最小项的表示方法：通常用符号mi来表示最小项。下 标i的确定：把最小项中的原变量记为1，反变量记为0，当变量 顺序确定后，可以按顺序排列成一个二进制数，则与这个二进 制数相对应的十进制数，就是这个最小项的下标i。 3个变量A、B、C的8个最小项可以分别表示为：m0 ? A B C 、m1 ? A B C、m2 ? A BC 、m3 ? A BC m4 ? AB C 、m5 ? AB C、m6 ? ABC 、m7 ? ABC实验三 数据选择器和译码器的应用? 3、用数据选择器实现逻辑函数 ? 数据选择器又称为多路开关，有多个输入、 一个输出，在控制端的作用下可以从多路并行数 据中选择一路数据作为输出。 74LS153是有2个地址变量的4选1数据选 择器。?数据选择器和译码器的应用VCC 2S A0 2D3 2D2 2D1 2D0 2Y 16 15 14 13 12 11 74LS153 1 2 3 4 5 6 7 8 10 9输 S 1 0 0 0 0 D × D0 D1 D2 D3入 A1 × 0 0 1 1 A0 × 0 1 0 1输 出 Y 0 D0 D1 D2 D31SA1 1D3 1D2 1D1 1D0 1Y GND选通控制端S为低电平有效，即S=0时芯片被选 中，处于工作状态；S=1时芯片被禁止，Y≡0。数据选择器和译码器的应用?四、实验任务?1、用1片74LS138和1片74LS20，设计 一位全减器数据选择器和译码器的应用?四、实验任务?2、用1片74LS153和1片74LS20，设计 一位全减器首先确定：函数的自变量数为3，而4选1数据选择 器的地址变量为2，因此，须从3个变量中选择2个作为地 址变量。?数据选择器和译码器的应用? 注意事项： ? ? 1、138、153芯片有16个管脚，使能端不 能忘接（MSI器件“1”不允许悬空）。 2、接线要求：用颜色区分，一目了然，便于 查找。? ?a、正电源用红色导线，地用黑色导线，分 别接入电源区 b、信号输入端x、y、Ci用蓝色导线接出待用实验四 EWB仿真预习要求? 下载EWB仿真软件 ? 熟悉EWB的功能及基本操作实验四?一、实验目的用EWB仿真数字电路??1、学习EWB仿真软件的使用2、掌握用EWB仿真数字电路的方法?二、软件介绍（一）EWB简介?EWB（Electronic Workbench),”虚拟电子工作 台“是加拿大Interactive Image Technologies公司 20世纪80年代末、90年代初推出的专门用于电子线路仿 真的EDA软件。可以将不同类型的电路组合成混合电路， 尤其是对数字电路进行仿真。它不仅可以完成电路瞬态分 析和稳态分析、时域和频域分析、器件的线性和非线性分 析、电路的噪声分析和直流分析等常规电路的分析，而且 还提供了离散傅里叶分析、电路零极点分析、交直流灵敏 度分析和电路容差分析等共计14种电路分析方法，并具有 故障模拟和数据储存等功能。目前常用的有EWB5.0版本 。主要运行于windows 98环境下。（二）EWB的基本操作（1）、EWB基本界面（2）EWB5.0工具栏（3）EWB5.0元器件库栏（三）EWB5.0基本操作? 要进行一个电路仿真实验必须先搭接好电 路然后才可以进行，电路的搭接要经过下列几 个过程。? 1、逐个的将电路中所需要的元器件从部件箱 中拖曳到工作区内。 ? 2、按电路图将元器件放在工作平台适当位置 。 ? 3、搭接线路。 ? 4、将测试仪器拖到工作区内。? 5、将仪器连接到电路中。EWB仪器、仪表的使用与电路设计? EWB5.0提供有7台仪器和2个仪表，它们分别 是数字万用表、函数信号发生器、示波器、扫频仪、字 信号发生器、逻辑分析仪、逻辑转换仪以及电压表和电 流表，仪器存放在仪器库中（Instruments)，仪表 存放在指示器件库中（Indicators)。其中仪器每种 只能使用一台，而仪表的使用则没有数量限制。 在连接电路时，仪器以图标的方式存在，双击仪 器图标后可以设置参数和观察测试数据与波形。仪表可 直接从表头上读出数值。??一、仪器、仪表的基本操作? 1、仪器的选用与连接??2、仪器面板操作与参数设置3、仪表的使用? （下面结合具体仪器仪表进行讲解）?二、仪器的使用1、函数信号发生器的使用? 函数信号发生器可以用来产生正弦波、三角 波和方波，其频率、占空比、幅度和偏置电压可 以调节，修改时可直接在面板上输入，下面为函 数信号发生器的图标和面板。2.1函数信号发生器的面板2.2函数信号发生器的面板2、示波器的使用? 示波器可以直观地观测信号波形，可以测出 信号的周期、频率、幅度 、相位等。示波器的图 标和面板如下图所示。3.1示波器面板3.2示波器面板3.数字电路中常用工具介绍3.数字电路中常用工具介绍3.数字电路中常用工具介绍3.数字电路中常用工具介绍字信号发生器的使用? 字信号发生器是能产生16路同步逻辑信号的一个 多路逻辑信号源，用于对数字逻辑电路进行测试 。 ? 字信号发生器图标字信号发生器的使用? 字信号编辑显示区域 位于面板最左侧，16 位字信号以4位十六 进制数形式显示在该 区。字信号发生器的使用? 【Cycle】按钮：设定 字信号在初始值 (initial)与终止 (final)值间循环输出 。 ? 【Step】按钮：设定 单击该按钮一次才输 出一条字信号。字信号发生器的使用? 【Pattern】按钮： 单击该按钮则会出现 右图所示对话框。在 这个对话框中，可预 先设置字信号发生器 参数。字信号发生器的使用? 【Clear buffer】选 项：清除字信号编辑 显示区内容。 ? 【Up counter】选 项：表示字信号编辑 显示区内容按逐次加 1的方式输出。字信号发生器的使用? 【Down counter】选 项：表示字信号编辑显 示区内容按逐次减1的方 式输出。 ? 【Shift right】选项： 右移方式编码。 ? 【Shift left】选项：左 移方式编码。逻辑转换仪的使用? 逻辑转换仪能够完成真值表、逻辑表达式和逻辑 电路三者之间的相互转换，现实中不存在与此对 应的设备。 ? 包括9个端子，左边8个端子为输入端子，连接需 要分析的逻辑电路的输入信号，最右边一个为输 出端子，连接需要分析的逻辑电路的输出信号。 ? 其图标如图所示 。逻辑转换仪的使用? 逻辑转换仪面板三、实验任务? 1. 组合逻辑电路中的险象观察。 ? 2. 试用逻辑转换仪分析逻辑图。 ? 3. 中规模组合逻辑电路仿真实验。 ? 4. LED数码管显示实验。1. 组合逻辑电路中的险象观察? 存在现象的电路如下图，要求vi端的信号由信号发生器输入 适当频率的脉冲信号，用示波器同时观察vi和vo的波形。要 求：将险象电路图、vi及vo的波形画在一张图上并标注清楚 交上来。2. 试用逻辑转换仪分析逻辑图。要求:利用逻辑转换仪 (1) 将逻辑图转换为真值表 。 (2) 将真值表 转换为表达式和最简表达式。 (3) 根据仿真软件得到的结果，分析该电路的逻辑功能。
3.中规模组合逻辑电路仿真实验要求:利用逻辑分析仪 ? 如图接线，A0、A1 、 X 端输入不同逻辑电平，测试 输出端F1 、 F2的逻辑状态。 列出真值表，说明此电路能 够完成的逻辑功能。
4.LED数码管显示实验? 测试7448的主要功能，7448的输入信号由字信号发生器循 环输出F，频率为１Ｈz的字信号，用七段数码 管显示输出并记录。实验五?预习要求?集成触发器的功能测试1、基本RS触发器的功能测试。 2、JK触发器的逻辑功能及复位端、置数端的 测试。?实验五?集成触发器的功能测试?一、实验目的1、了解时钟脉冲的触发作用。 2、掌握基本RS、JK、D触发器的逻辑功能与 使用方法。 3、理解触发器所实现的状态转换功能。 ? ??二、实验原理?时序电路：具有记忆功能（存储二进制信息的 能力）。 基本器件――触发器?集成触发器的功能测试?按照逻辑功能分：?基本RS触发器 JK触发器 D触发器? ??按照触发方式分：?基本型（响应信号电平） 时钟型（响应时钟信号电平） 边沿型（响应时钟脉冲的边沿）? ?集成触发器的功能测试?1、基本RS触发器：有两个与非门耦合而成 。Q Q RD Q Q&RD (a)&SDSD (b)集成触发器的功能测试集成触发器的功能测试特征方程(状态方程)? Q ? S ? R Q D D ? ? (约束条件) ? S ? R ? 1 ? D Dn ?1 n集成触发器的功能测试工作波形图又称时序图，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。SD RD Q 不定 不定Q基本RS触发器波形图集成触发器的功能测试?2、JK触发器? ? ? 主从型 边沿型 特征方程为：Q?n ?1? J Q ? KQnn?3、D触发器特征方程为：Q ?Dn ?1?三、实验任务? 1、基本RS触发器S&QR&Q? 测量步骤： ? （1）连接电路。 ? （2）在S、R两引脚输 入不同电平，用发光二 极管观察Q端的状态。Qn表示第n时刻 Qn＋1表示第n+1时刻R0 1 1S1 1 0Q? ? ?10 110 1?? ??2、JK触发器? 测试时，时钟信号通过开关手动输入。利用RS触 发器作为消抖动开关。S&QR 1J QC11K Q&RS 74LS112? a、异步置位端S和异步复位端R的功能测试 ? 测试方法具体参见课本 ? 要求：J、K、C1端为任意状态， S和R加不同逻辑电平， 记录Q端的电压值。 ? 注意：触发器输入端不能有悬空，作为高电平，应直接接＋ 5V。 R 1 1 0 1 0 1 S 0 1 1 1 0 1 Q ? ? ? ? ? ??b、JK触发器逻辑功能测试?测试时时钟信号通过开关手动输入。由于机械 开关存在抖动，必须加消抖动开关。 （1）通过R或S将触发器置为某一状态（0或1 ），然后将R和S端均恢复为高电平。 （2）在J、K端加上某一激励信号。? ???（3）将时钟开关上、下拨一次，给触发器加一 个时钟脉冲。（4）测量触发器的次态。JKCPQn＋1 Qn＝0 Qn＝1 ？ ？ ？ ？ ？ ？ ？ ？00 ？ ？ 1 ？ ？ 0 ？ ？0111？？实验六计数、译码与显示的预习要求? 1、熟悉芯片74LS163、74LS48及七段共阴数 码管的功能和各个管脚的作用。 ? 2、掌握74LS163扩展的方法。? 3、实验任务：? ? ? a、用一片74LS163设计一个8421码模7加 法计数器，并用七段数码管显示计数。 b、用两片74LS163设计一个8421码模20加 法计数器，并用七段数码管显示计数。 （注：复位法和置数法任选一种）4.7计数、译码与显示一、实验目的? 1、掌握中规模集成计数器的逻辑功能及使用方法 ? 2、掌握译码器和数码管的使用方法。 ? 3、学会常见计数器的基本应用及故障排除。二、实验原理1.计数器原理 2.MSI集成计数器 3.译码显示1.计数器原理? 计数器是在数字电路中使用最多的一种器件，它 的主要功能是记录输入时钟脉冲的个数，除计数 外，计数器还常用于分频、定时、产生脉冲以及 进行数字运算等。 ? 我们把计数器在其计数范围内所产生的状态数目 称为模，由n个触发器构成的计数器，其模值应 当满足M≤2n的关系。2.计数器的种类3.MSI集成计数器? 在实际工程应用中，我们一般很少使用小规模的 触发器去拼接而成各种计数器，而是直接用集成 计数器产品。74LS163的基本功能＊同步复位：(CR=0)+下一个有效CP。 ＊同步置数：( LD =0, CR =1)+下一个有效CP。 ＊模16二进制加法计数： LD ＝CR＝1且CTT=CTP=1时，对计数脉冲CP实现同步4位二 进制加法计数。 ＊保持：LD ＝ CR＝1且CTT或CTP=0时，则无论CP 如何，计数器中各触发器均保持原状态不变。74LS163的功能表4.MSI集成计数器的应用实现任意进制的计数和分频 ① 反馈复位法 ② 反馈置数法 ③ 用进位输出端置数/清零 ④ 计数器的级联反馈复位法? 异步复位：计数到9，异步清零计数到N=9＝（1001）10 时Q0、Q3为1，将Q0 Q3 相与非后的结果接到 CR 端 ,161直接清零，实现 模N=9计数功能。反馈复位法? 同步复位：计数到N－1，同步清零有效，再来 一个脉冲清零。 计数到N－1＝（1001）10， 清零端收到信号，当下一个 有效CP到来时，计数器清 零，实现模N计数功能。反馈置数法? 同反馈复位法，不同的是，复位法用CR 端完成，置 数法用 LD端完成，且置数输入端D0～D3应预先置 数。用进位输出端置数/清零? 当Q0～Q3全为“1”时，QC＝1。将取反后接CR / LD 。计数器的级联一般有借位信号、状态 信号的组合等。? 是将低位计数器的输出信号送给高位计数器，使 得低位计数器每循环计满一遍，高位计数器就产 生一次计数。有送到计数输入脉冲端 和计数使能端的区别。① 七段LED数码管5.译码显示5.译码显示② 译码器 计数器将时钟脉冲个数按四位二进制输出，必 须通过译码器把这个二进制数码译成适用于七段 数码管显示的代码。这里所说的译码器是将二进制码译成十进制数 字符的器件。74LS48显示译码器的功能表数字 十进制 0 1 2 3 4 5 6 7 8 9 输 入 g 输 b 1 1 1 1 1 0 0 1 1 1 c 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 0 d 1 0 1 0 0 0 1 0 1 0 e 1 0 0 0 1 1 1 0 1 1 出 f 0 0 1 1 1 1 1 0 1 1LT RBI A3 A2 A1 A0 BI / RBO A1 1 1 1 1 1 1 1 1 1 1 × × × × × × × × × 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1字 型? 其译码器输出（Ya～Yg）是高电平有效，适用 于驱动共阴极LED数码管，显示的字形如表中所 示。因其译码器输出端的内部有上拉电阻（是2K 的限流电阻），因此在与LED管连接时无需再外 接限流电阻。 ? 由表中可以看出，74LS48具有译码功能、试灯 功能、灭灯功能、动态灭灯功能。 参见P264三、实验任务? a、用一片74LS163设计一个8421码模7加法 计数器，并用七段数码管显示计数。 ? b、用两片74LS163设计一个8421码模20加 法计数器，并用七段数码管显示计数。 （注：复位法和置数法任选一种）
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。当前位置： >>
数字电子技术实验报告(学生版)
数字电子技术实验报告开课实验室 班级 实验项目 学号 姓名 指导教师 日期4．设计一个电动机报警信号电路。要求用“与非”门来构成逻辑电路。 设有三台电动机，A、B、C。今要求：⑴A 开机，则 B 必须开机；⑵B 开机，则 C 必须开 机；⑶如果不同时满足上述条件，则必须发出报警信号。 实验前设计好电动机报警信号电路。 设开机为 “1” 停机为 ， “0” 报警为 ； “1” 不报警为 ， “0” 。 （写出化简后的逻辑式，画出逻辑图及引脚分配）实验一TTL 逻辑门电路 和组合逻辑电路一、实验目的 1．掌握 TTL“与非”门的逻辑功能。 2．学会用“与非”门构成其他常用门电路的方法。 3．掌握组合逻辑电路的分析方法与测试方法。 4．学习组合逻辑电路的设计方法并用实验来验证。 三、实验步骤 二、预习内容 1．用 74LS00 验证“与非”门的逻辑功能 Y1= AB 2．用“与非”门（74LS00）构成其他常用门电路 Y 2= A Y3=A+B= A B Y4= A AB B AB A 0 0 1 1 1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。 逐个测试逻辑门 Y1-Y4 的逻辑功能，填入表 1-1 表 1-1 输 入 B 0 1 0 1 / / 输 Y1 出（逻辑电平） Y2 Y3 Y4实验前画出 Y1――Y4 的逻辑电路图，并根据集成片的引脚排列分配好各引脚。3.画出用“异或”门和“与非”门组成的全加器电路。 （参照实验指导书 P.75 图 3-2-2）并根 据集成片的引脚排列分配好各引脚。2． 用 74LS00 和 74LS86 集成片按全加器线路接线，并测试逻辑功能。将测试结果填入表 1-2。判断测试是否正确。 图中 Ai、Bi 为加数，Ci-1 为来自低位的进位；Si 为本位和，Ci 为向高位的进位信号。 表 1-2 Ai Bi Ci-1 Si* Si Ci10 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 13.根据设计好的电动机报警信号电路用 74LS00 集成片按图接线，并经实验验证。将测试结 果填入表 1-3。 表 1-3 A B C Y 四、简答题 1． Y4 具有何种逻辑功能？2． 在实际应用中若用 74LS20 来实现 Y= AB 时，多余的输入端应接高电平还是低电平？3． 在全加器电路中，当 Ai=0，Si*=1，Ci=1 时 Ci-1=？2数字电子技术实验报告开课实验室 班级 实验项目 学号 姓名 指导教师 日期3．用 4 位并行加法器 74LS283 设计一个将余 3 代码转换成 8421 的二C十进制代码的电路。实验二组合逻辑电路的设计一、实验目的 1．掌握用 3 线- 8 线译码器 74LS138 设计组合逻辑电路。 2．掌握用 8 选 1 数据选择器 74LS151 设计组合逻辑电路。 3．掌握用 4 位并行加法器 74LS283 设计组合逻辑电路。 二、预习内容 实验前设计好电路。 写出输出的逻辑函数式，画出逻辑图及引脚分配） （写出输出的逻辑函数式 实验前设计好电路。 写出输出的逻辑函数式，画出逻辑图及引脚分配） （ 1． 用 3 线- 8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路。 设：被减数为 Ai，减数为 Bi，来自低位的借位 Ci-1； 两数之差 Si，向高位的借位信号 Ci三、实验步骤 1． 按照设计好的全减器电路接线，测试逻辑功能并将测试结果填入表 2-1。判断测试 结果是否正确。 表 2-1 Ai Bi Ci-1 Si Ci 2． 按照设计好的开关控制电路接线，并经实验验证。将测试结果填入表 2-2。 表 2-2 A B C Y 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 12．用 8 选 1 数据选择器 74LS151 设计用 3 个开关控制一个电灯的逻辑电路。要求改变任何一 个开关的状态都能控制电灯由亮变灭或由灭变亮。 设：3 个开关的状态分别以 A、B、C 表示，取 1 代表开关闭合，取 0 代表开关断开。用 Y 代表灯的状态，取 1 代表灯亮，取 0 代表灯灭。 从 ABC=000 时 Y=000 这个状态开始。3．按照设计好的二C十进制代码的电路接线，并经实验验证。将测试结果 填入表 2-3。 表 2-3 余3码 8421 码 四、简答题 1． 通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方便 些？ 2． 能否以一片 74LS151 为核心来设计全加器？ 3． 以 74LS138 和门电路来设计全减器，选用 TTL 或 CMOS 门电路那种更合适？ 10 11 00 00113数字电子技术实验报告CP J 0 0 1 1 0 0 ↓ 1 1表 3-1 K 1 1 0 0 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 CP表 3-2 D 0 0 1 1 Qn 0 1 0 1 Qn+1开课实验室 班级 实验项目 学号 姓名指导教师 日期↓ ↓ ↓实验三触发器的逻辑功能测试及移位寄存器一、实验目的 1． 掌握 JK 和 D 触发器的逻辑功能 2． 掌握集成触发器的使用方法 3． 学习移位寄存器的构成方法 二、预习内容 1．双 JK 触发器 74LS76 的逻辑功能的测试。 2．双 D 触发器 74LS74 的逻辑功能的测试。 3． 画出用 D 触发器构成的四位移位寄存器的逻辑图， 并根据 74LS74 引脚排列标出引脚号。 （参考实验指导书）表 3-3 移位脉冲数 0 1 2 3 4 四、简答题 1．在图 3-1 中经过一个 CP 脉冲后，JK 触发器为何种状态？1 0 1 J RD Q K S Q D 0寄存器中的数码 Q3 0 Q2 0 Q1 0 Q0 0三、实验步骤 1．从 74LS76 中任选一个 JK 触发器，将其 R D 、 S D 、J、K 端接逻辑开关输出插口，CP 端接单次脉冲源， 端接至逻辑电平显示输入插口。 Q 按表 3-1 测试其逻辑功能并记录结果。 2．从 74LS74 中任选一个 D 触发器，按表 3-2 测试其逻辑功能并记录结果。方法同上。 3．用 74LS74 构成四位移位寄存器。 ⑴按四位移位寄存器的逻辑图接线。 ⑵数据输入端接至逻辑开关输出插口，各触发器的输出端 Q 接至逻辑电平显示输入 插口。 ⑶工作之初请零， 在数据输入端送入相应信号。 使其经过 4 个移位脉冲后， 输出为 “1101” ， 将工作过程记录于表 3-3 中。2．用 74LS76 的 JK 触发器转换成的 D 触发器与 74LS74 的 D 触发器在工作中有什么不同之处？图 3-13．移位寄存器如果采用串行输出方式应从哪里输出？需送几个脉冲才能把“1101”取出？4数字电子技术实验报告 数字电子技术实验报告开课实验室 班级 实验项目 学号 姓名 指导教师 日期三、 实验步骤 1．二制进制加法计数器 ⑴用二片 74LS74 按图 4-1 接线，各触发器的 R D 端接至逻辑开关输出插口， S D 端接高电平 输出端 Q3、Q2、Q1、Q0 接逻辑电平显示输入插口。 ⑵清零后，逐个送入单次脉冲。把 Q3～Q0 的状态填入表 4-1。 表 4-1 CP 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16实验四计数器（ ） 计数器（1）Q0 Q1 Q2 Q3一、实验目的 学会用触发器构成计数器的方法。 二、预习内容 1． 用 74LS74 构成二进制加法计数器。 画出用 D 触发器构成四位二进制异步加法计数器的电路图。 （参照实验指导书 图 3-5-1。按 74LS74 引脚排列，标出引脚号。 ）2．N 制进制加法计数器 用 74LS76 按图 4-2 接线。清零后，逐个送入单次脉冲，将 Q3～Q0 的状态填入表 4-2。 表 4-2 计数脉冲 0 1 2 3 Q1 Q0图 4-1 2． 图 4-2 是用 JK 发器构成的 N 制进制加法计数器，按 74LS76 引脚排列，标出引脚号。四、简答题 1．将图 4-1 作什么样的改变，即可构成四位异步二进制减法计数器？Q0 1 J 1 计数脉冲 C 清零 RD K Q Q 1 J K 1 Q QQ12．图 4-2 中由 JK 触发器构成的计数器是几进制计数器？3． 以 74LS74 为核心构成九进制计数器，至少要用几片 74LS74？图 4-25数字电子技术实验报告开课实验室 班级 实验项目 学号 姓名 指导教师 日期将、Q3、Q2、Q1、Q0 端接至逻辑电平显示输入插口。 ⑵按 74161 的功能表测试功能。把测试结果填入表 5-1 中。 表 5-1 CP × ↑ × ↑RD0 1 1 1LD× 0 1 1EP × × 0 1ET × × 1 1D3D2D1D0 ××××
××××Q3n+1Q2n+1Q1n+1Q0n+1功能 置零 置数 保持实验五计数器（ ） 计数器（2）加 1 计数计数一、实验目的 1． 学习测试四位二进制计数器 74161 的逻辑功能。 2． 学会用 74161 构成 N 进制计数器。 二、预习内容 1．74161 逻辑功能的测试。 2．以 7490 为核心用置零法构成八进制计数器。 3． 以 74161 为核心辅以与非门用置数法构成七进制计数器。 实验前设计好电路。 画出电路图和状态转换图） （画出电路图和状态转换图 实验前设计好电路。 画出电路图和状态转换图） （ 置零法 状态转换图 QD QC QB QA R01 S 92R02 CPB S CPA 91 计数脉冲3． 按设计好的八进制计数器电路接线。并把 QD、QC、QB、QA 分别接到逻辑电平显示输入 插口和实验箱上的显示译码器的对应输入口 D、C、B、A。用实验验证，并把结果填入 表 5-2。 4． 按设计好的七进制计数器电路接线。并把 Q3、Q2、Q1、Q0 分别接到逻辑电平显示输入插 口和实验箱上的显示译码器的对应输入口 D、C、B、A。用实验验证，并把结果填入表 5-2。 表 5-2 计数脉冲 CP 0 1 2 3 4 5 6 7 8 四、简答题 1．异步置零和同步置零的区别在哪里？ 置零法(7490) QDQCQBQA LED 置数法 (74161) Q3Q2Q1Q0置数法D0 D1 D2 D3状态转换图EP ET CPC LD RD74161Q0 Q1 Q2 Q3三、实验步骤 1. 74161 的逻辑功能测试 ⑴将 74161 的 R D 、 LD 、EP、ET、CP 及、D3、D2、D1、D0 端分别接至逻辑开关输出插口，62．用置数法构成七进制计数器时，若要用 74161 的进位输出端作为七进制计数器的进位端， 则电路设计时必须包含哪一个状态？3．本实验的时钟触发方式是前沿触发还是后沿触发？数字电子技术实验报告开课实验室 班级 实验项目 学号 姓名 指导教师 日期实验六555 集成电路的应用一、实验目的 1．熟悉 555 电路的各种典型应用。 2．加深理解单稳态触发器、施密特触发器的概念。 3．掌握示波器测量信号频率、测量信号幅度的方法。 二、预习内容 1．计算图 6－1 中 555 电路组成多谐振荡器的频率、高低电平持续的时间。填入表 6-1。 2．计算图 6－3 中 555 电路组成单稳态触发器暂态存在的时间。填入表 6-2。 三、实验线路R12KΩ0图 6－3 四、实验步骤 1．将直流稳压电源的输出调整至 5 伏。 2．将 555 电路按图 6－1 联结，组成多谐振荡器。将 555 输出端（3 脚）接入示波器。调整示 波器，使之显示稳定合适的图像，测量并记录信号频率、幅度。注意观察在信号的一个周期内， 高电平时间持续时间所占的比例（占空比） 。 3．将 555 电路按图 6－3 联结，组成单稳态触发器。通电稳定后，借助于实验箱上的 LED 发 光管观察其稳态输出情况。 4．人工外加触发脉冲，观察其输出情况是否发生变化？发生变化后的状态能否自动返回？用 秒表记下暂态存在的时间。 5．将图 6－3 中的i R2 电阻值改为 2M，再次外加触发脉冲，用秒表记下暂态存在的时间。比 C 较两次测量结果。 6．将 555 电路按图 6－2 联结，组成施密特触发器。用实验箱上的 LED 发光管观察其输出情 况。 7．调节多圈电位器 W，使输入电压 U i 从零开始逐渐升高，记下输出电压由高电平跳转至低 电平（对应指示输出的发光管由亮变灭）时的输入电压值。 8．反向调节多圈电位器 W，使输入电压 U i 逐渐下降，记下输出电压由低电平跳转至高电平 （对应指示输出的发光管由灭变亮）时的输入电压值。比较两次测量结果。 四、 数据记录+5V0+5V08 7 60 048 24表 6-13多谐振荡器实验数据 信号幅度 高电平持续时间 低电平持续时间信号周期至实验箱 LED发光管R210KΩ5551 0.1uf0 03至示波器 探头R05556 1 0.1uf0 010KΩ计算值 测量值2 5C10.1ufuouiuo5表 6-2 图 6－10单稳态触发器实验数据 R=100K 时 暂态持续时间 R=200K 时 暂态持续时间+5V0图 6－2 计算值4稳态输出电平暂态输出电平R110KΩ01 MΩR208 7 6测量值0.1uf 触发信号0C15551 0.1uf0 03至实验箱 LED发光管表 6-3 电源电压施密特触发器实验数据 输入电压从电源电压开始逐渐下降， 输出发生变化时的输入电压值2 +（来自实验箱单次脉冲人工按钮）uo5输入电压从零开始逐渐升高， 输出发生变化时的输入电压值C2 100uf7六、简答题 1． 按实验线路所组成的 555 多谐振荡器，在其输出方波信号的一个周期内，高电平时间持续 时间和低电平肯定不同。那个时间长？为什么？2．实验中的 555 单稳态触发器，触发信号是正脉冲还是负脉冲？它是否属于可重复触发的单 稳？即在其进入暂态以后，如果再施与触发信号，是否受后来的触发信号影响，重新开始一次 暂态过程？3．用 555 组成的施密特触发器，从逻辑功能上讲，相当于什么门？8
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。}