同步时序逻辑电路分析的一般步骤
查看: 10078|
摘要: 　　　　同步时序逻辑电路的主要工作特点是，随着时间的推移和外部输入的不断变化，在时钟脉冲作用下电路的状态和输出将发生相应变化。因此，分析的关键是找出电路状态和输出随输入变化而变化的规律，以便确定其逻辑 ...
　　　　同步时序逻辑电路的主要工作特点是，随着时间的推移和外部输入的不断变化，在时钟脉冲作用下电路的状态和输出将发生相应变化。因此，分析的关键是找出电路状态和输出随输入变化而变化的规律，以便确定其逻辑功能。
　　分析同步时序电路有两种常用的方法，一种是表格法，另一种是代数法。
　　例如 采用表格法分析图1所示同步时序逻辑电路。
　　解 由图1可知，该电路的存储电路是两个J-K触发器，组合电路是一个异或门，电路的输入为x，电路的状态y2、y1即电路的输出，因此，它属于Moore型电路的特例。
　　① 写出输出函数表达式和激励函数表达式
　　该电路的输出即为状态，故只需写出激励函数表达式。由逻辑可知，各触发器的激励函数表达式为
　　② 列出电路的次态真值表
　　填写次态真值表时，应首先依次列出电路输入和现态的所有取值组合；然后根据激励函数表达式，填写出每一组输入和现态取值下各激励函数的相应函数值；最后，根据表中的现态和激励函数值以及相应触发器的功能表填出每一种输入和现态下的次态。该电路的次态真值表如表1所示。　
现态y2　 y1
激励函数J2　 K2　 JI　 K1
0　　00　　11　　01　　10　　00　　11　　01　　1
0　　0　　1　　11　　1　　1　　10　　0　　1　　11　　1　　1　　11　　1　　1　　10　　0　　1　　11　　1　　1　　10　　0　　1　　1
0　 11　 01　 10　 01　 10　 00　 11　 0
　　③ 作出状态表和状态图
　　根据表5.1所示的次态真值表，可作出该电路的状态表如表2所示，状态图如图2所示。
现态y2　 y1
0　　00　　11　　01　　1
0　 11　 01　 10　 0
1　 10　 00　 11　 0
　　④ 用时间图和文字描述电路的逻辑功能
　　时间图反映了时序电路在某一给定初始状态下，对典型输入序列的响应。作时间图时，一般先假设电路初始状态并拟定一典型输入序列，然后画出在输入序列作用下状态和输出响应序列的波形图。
　　设给定电路的初始状态为y2y1=00,输入x为电平信号，典型输入序列为，则根据状态表或状态图可作出电路的时间图如图3所示。
　　功能：由状态图和时间图可以看出，该电路是一个2位二进制数可逆计数器。当电路输入x=0时，可逆计数器进行加1计数；当输入x=1时，可逆计数器进行减1计数。
上一篇：下一篇：
看过《同步时序逻辑电路分析的一般步骤》的人还看了以下文章:
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
第五章 同步时序逻辑电路.ppt 65页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
你可能关注的文档：
··········
··········
状态编码 　　状态编码：是指给最小化状态表中用字母或数字表示的状态，指定一个二进制代码，形成二进制状态表。状态编码也称状态分配，或者状态赋值。 　　状态编码的任务是： ? 　　①确定状态编码的长度(即二进制代码的位数，或者说所需触发器个数)； ? 　　②寻找一种最佳的或接近最佳的状态分配方案。以便使所设计的时序电路最简单。 一、确定二进制代码的位数 　 设最小化状态表的状态数为N ，状态编码的长度为m,则状态数N与状态编码长度m的关系为? 　　　　　　　　　2m-1
≤ 2m?? 　　例如，若某状态表的状态数N = 7，则状态分配时,二进制 代码的位数应为 m = 3。或者说状态变量个数为3。 二、确定状态分配方案 　　状态与代码之间的对应关系可以有许多种。一般说来，用m
位二进制代码的2m种组合来对N个状态进行分配时，可能出现的 状态分配方案数Ks为 　　例如，当 N = 4,
m= 2时，K S = 24。 一种常用方法称为相邻分配法。 　　相邻分配法的基本思想是：在选择状态编码时，尽可能使激励函数和输出函数在卡诺图上的“1”方格处在相邻位置，从而有利于激励函数和输出函数的化简。 　　相邻分配法的状态编码原则如下： ? 　　① 次态相同，现态相邻。(即在相同输入条件下，具有相同次态的现态应尽可能分配相邻的二进制代码；) ? 　　② 同一现态，次态相邻。(即在相邻输入条件下，同一现态的次态应尽可能分配相邻的二进制代码；)?
　　③ 输出相同，现态相邻。(即在每一种输入取值下均具有相同输出的现态应尽可能分配相邻的二进制代码。) 　　某些状态表常常出现不能同时满足3条原则的情况。此时， 可按从①至③的优先顺序考虑。
　　此外，从电路实际工作状态考虑，一般将初始状态分配 “0”状态。 三、举例 例　对如下状态表进行状态编码（设A为初始状态）。
C/0 　　解　所示状态表中，状态数N = 4，故状态编码的长度应为 m=2。即实现该状态表的功能需要两个触发器。 　　根据相邻法的编码原则，4个状态的 相邻关系如下：　　根据原则①，状态B和C应分配相邻的 二进制代码；? 　　根据原则②，状态B和C、A和D、C和 D应分配相邻的二进制代码；? 　　根据原则③，状态A和D应分配相邻的 二进制代码。? 　　综合①~③可知，状态分配时要求满 足B和C、A和D、C和D相邻。 　　在进行状态分配时，为了使状态之间 的相邻关系一目了然，通常将卡诺图作为 状态分配的工具。 　假定状态变量用y2y1表示，并将A分配“0”，一种满足上述相邻关系的分配方案 如右图所示。即状态A、B、C、D的状态 编码依次为y2y1的取值00、01、11、10。
现态 　次态/输出
C/0 　　将状态表中的状态A、B、C、D分别用编码00、01、11、10代替，即可得到该状态表的二进制状态表如右下表所示。 　　注意：满足分配原则的方案通常可以有多种，设计者可从中任选一种。 现态
y2y1 次态y2(n+1)y1(n+1)/输出
确定激励函数和输出函数并画出逻辑电路图 　　任务：根据二进制状态表和所选触发器的激励表，求出触发器的激励函数表达式和电路的输出函数表达式，并予以化简。以便用适当的逻辑门和所选定的触发器构成实现给定逻辑功能的逻辑电路。 　　根据二进制状态表和触发器激励表，求激励函数和输出函数的最简表达式一般分为两步： 　　●列出激励函数和输出函数真值表；
　　●用卡诺图化简后写出最简表达式。 　　例 用J-K触发器和适当的逻辑门实现如下二进制状态表的 功能。 现态
y2y1 次态y2(n+1)y1(n+1)/输出
10/1 　　解　
正在加载中，请稍后...同步电路是一种由时间脉冲信号子电路所同步的一种时序逻辑电路。 在一个同步电路中，他的元件中逻辑等级的每一个改变都是同时的。所有的转变都是遵循一个特别的同步信号，称为（时脉）。不管逻辑的炼结有多长，在于时钟（时脉）以及其他部分的逻辑转变都是没有延迟的。所以在整个电路的行为-在任意一点-可以在任何的速度精确的被预见。在实际的电路中，时钟源到达各个的线网长度不同，因此需要使用一些时钟缓冲器来尽量降低时钟偏移的影响。
您还未登录，请登录后再进行相关操作！以下试题来自：
多项选择题时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是（）。A.同步时序逻辑电路状态的变化与时钟脉冲同步，而异步时序电路中没有统一的时钟脉冲，电路的状态随输入信号的改变而相应改变。
B.异步时序电路的每个状态都是“稳定状态”，而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。
C.同步时序电路中，任一时刻，几个输入变量可以同时变化。
D.异步时序电路中，每个时刻仅允许一个输入信号发生变化，以避免电路中可能出现的竞争现象。
为您推荐的考试题库
您可能感兴趣的试卷
你可能感兴趣的试题
1A.数码寄存器
C.移位寄存器
D.序列信号检查器2A.状态转换图
B.特征方程
D.数理方程3A.可逆计数器
B.循环计数器
C.同步计数器
D.异步计数器4A.集成定时器
B.组合逻辑电路
C.存储电路
D.脉冲产生电路5A.进行状态编码
B.进行电路设计
C.列出真值表
D.画出逻辑图}