扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
下载作业帮安装包
扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
时序逻辑电路中,怎么看一个状态能不能自启动?
清晨阳光Te0
扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
看无效状态能否进入有效循环中,可以的就可自启动.
为您推荐：
其他类似问题
扫描下载二维码5.在TTL门电路的一个输入端与地之间接一个10；6．晶体三极管在工作时，发射结和集电结均处正向偏；7.74LS138是3线―8线译码器，译码为输出；8.一个10位地址码、8位输出的ROM，其存储容；9．将一个包含有32768个基本存储单元的存储电；10.能够实现“线与”的TTL门电路叫OC门；11.按逻辑功能的不同特点，数字电路可分为（组合；12.在逻辑电
5. 在TTL门电路的一个输入端与地之间接一个10K?电阻，则相当于在该输入端输入高电平；在CMOS门电路的输入端与电源之间接一个1K?电阻，相当于在该输入端输入(高)电平。
6．晶体三极管在工作时，发射结和集电结均处正向偏置，该晶体管工作在(饱和导通)状态。
7. 74LS138是3线―8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应为。
8. 一个10位地址码、8位输出的ROM，其存储容量为8K 或213
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有(11)根地址线，有(16)根数据读出线。
10 .能够实现“线与”的TTL门电路叫OC门
11.按逻辑功能的不同特点，数字电路可分为（组合逻辑电路） 和（时序逻辑电路）两大类。
12.在逻辑电路中，三极管通常工作在（
饱和）和（
截止）状态
13.（406）10=（10）8421BCD
14.一位数值比较器的逻辑功能是对输入的（ A和B两个）数据进行比较，它有（
YA&B ）、（
YA&B ）、（ YA=B ）三个输出端。
15．TTL集成JK触发器正常工作时，其Rd和Sd端应接（高）电平。
16．单稳态触发器有两个工作状态（稳态）和（
），其中（暂稳态）是暂时的。
17．一般ADC的转换过程由（
）4个步骤来完成。
18．存储器的存储容量是指（存储单元的总和）。某一存储器的地址线为A14～A0 ，数据线为D3～D0 ，其存储容量是（
19．电路如下图（图中为上升沿Jk触发器），触发器当前状态Q3 Q2 Q1为“100”，请问在时钟作用下，触发器下一状态（Q3 Q2 Q1）为（
20.如果对160个符号进行二进制编码，则至少需要(8)位二进制数。
21.组合逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与电路原来所处的状态(无关)；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与信号作
用前电路原来所处的状态(有关)。(答案填有关或无关)
22.OC门称为(集电极开路)门，多个OC门输出端并联到一起可实现(线与)功能。
23.发光二极管半导体数码显示器的内部接法有两种形式：共(阴)接法和共(阳)接法。对于以上两种接法的发光二极管数码显示器，应分别采用(高)电平驱动和(低)电平驱动的七段显示译码器。
24.时序逻辑电路按照其触发器是否有统一的时钟控制分为(同步)时序电路和(异步)时序电路。
25. ( 5E.C)16=（ ）2=(136.6)8=(94.75)10= (11 BCD
26.逻辑函数F=A+B+CD的反函数F=(ABC?ABD)。
27.逻辑函数F=A（B+C）?1的对偶函数是(A?BC?0)。
28.集电极开路门的英文缩写(OC)门，工作时必须外加(电源)和(电阻)。多个集电极开路门输出端并联到一起可实现(线与)功能。
29.时序逻辑电路按照其触发器是否有统一的时钟控制分为(同步)时序电路和(异步)时序电路。
30.在数字电路中，常用的计数制除十进制外，还有(二进制)、(八进制)、(十六进制)。
1．TTL或非门多余输入端可以接高电平。（
2．寄存器属于组合逻辑电路。（
3．构成一个5进制计数器需要5个触发器（
× ）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（
5．当时序逻辑电路存在有效循环时该电路能自启动（ × ）6．八路数据分配器的地址输入（选择控制）端有8个。（
7．关门电平UOFF是允许的最大输入高电平。（
8．最常见的单片集成DAC属于倒T型电阻网络DAC。（
9．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（ √ ）
10．三态门输出为高阻时，其输出线上电压为高电平（ × ）
11．超前进位加法器比串行进位加法器速度慢（ × ）
12．译码器哪个输出信号有效取决于译码器的地址输入信号（ √ ）
13．五进制计数器的有效状态为五个（ √
14. 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ √ ）
15. 当时序逻辑电路存在无效循环时该电路不能自启动（ √ ）
16.RS触发器、JK触发器均具有状态翻转功能（ × ）
17. D/A的含义是模数转换（ × ）
18．构成一个7进制计数器需要3个触发器（ √ ）
19.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ × ）
20. 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ × ）
21.利用三态门可以实现数据的双向传输。（ √ ）
22.有些OC门能直接驱动小型继电器。（ √ ）
23. 555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（
24. RS触发器、JK触发器均具有状态翻转功能（ × ）
25. PLA的与阵列和或阵列均可编程。（
26. 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（ √ ）
27.可用ADC将麦克风信号转换后送入计算机中处理时（ √ ）
28.TTL输出端为低电平时带拉电流的能力为5mA（ × ）
29.TTL、CMOS门中未使用的输入端均可悬空（ × ）
30.当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（ × ）
31.将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（ √
32.设计一个3进制计数器可用2个触发器实现（ √
33.移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n的计数器。所以又称为移存型计数器（ √
34. 在优先编码器电路中允许同时输入2个以上的编码信号（ √ ）35.施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ √
36.DRAM需要定期刷新，因此，在微型计算机中不如SRAM应用广泛（ × ）
1、利用基本定律和运算规则证明逻辑函数ABC?ABC?ABC?AB?AC
证明：左边
?ABC?ABC?ABC
?ABC?ABC?ABC?ABC
?AB(C?C)?AC(B?B)
2、利用基本定律和运算规则证明逻辑函数AB?BD?DCE?AD?AB?D
证明：左边=AB?BD?AD?AD?DCE
=AB?BD?D?DCE
3、利用基本定律和运算规则证明逻辑函数AB?AB?C?(A?B)C 证明：左边=(A?B)?C
4、利用基本定律和运算规则证明逻辑函数(A?B?C)(A?B?C)?AB?AC?BC证明：左边?ABC?ABC 右边?(A?B)(A?C)(B?C)
?(AA?AC?BC?AB)(B?C)
?(AC?AB?BC)(B?C)
?(AC?AB)(B?C)
?ABC?ACC?ABB?ABC
1、用卡诺图化简函数Y(A,B,C,D)??(m0,m1,m2,m5,m8,m9,m10,m12,m13) 解：卡诺图
化简得：Y?AC?BD?CD
2、用卡诺图化简函数Y(A,B,C,D)??m(0,2,4,5,7,13)??md(8,9,10,11,14,15) 解：卡诺图
Y?BD?BD?ABC
3、用卡诺图化简下列函数Y?(A?B)D?(AB?BD)C?ACDB?D 解：?AB?D?ABC?BCD?ACDB
化简得：Y?AB?AC?D
4、用卡诺图化简具有约束项的逻辑函数 Y1(A,B,C,D
)??m(0,1,2,3,6,8)??md(10,11,12,13,14,15)
化简得：Y1???C
三亿文库包含各类专业文献、外语学习资料、行业资料、应用写作文书、生活休闲娱乐、中学教育、36数电复习题(含答案)等内容。　
　数电各章复习题及答案_工学_高等教育_教育专区。数字电子技术复习题第1章 逻辑代数基础 一、选择题(多选题) 1.以下代码中为无权码的为 。 A. 8421BCD 码 ... 　(a)单片 MSI (b)多片 MSI (c)各种门电路 (d)无法确定 9.某逻辑电路由...试用译码器设计 1 位二进制数全减运算电路。 解:本题的目的是练习用译码器... 　2014期末考试数电复习资料(含答案)_理学_高等教育_教育专区。2014期末考试数电复习资料(含答案),专业课,皖西学院,数电,习题册 2014 数电期末考试复习题(习题册)... 　数字电路试题及答案二、单项选择题(本大题共10小题, 每小题2分, 共20分) 1、十六进制数(8F)16对应的十进制数是 ( C )A、141 B、142 C、143 D、144... 　《数字电路》复习题部分答案_从业资格考试_资格考试/认证_教育专区。一、填空题...3、设计一位二进制数的全加器/全减器。 4、设计一个组合逻辑电路,该电路... 　数电试题及答案(五套)_研究生入学考试_高等教育_教育专区。福建工程大学数点试题 《数字电子技术基础》试题一 一、 填空题(22 分 每空 2 分) 1、 A ? 0... 　计数状态个数 ,最大计数值是 二、选择题: (选择一个正确答案填入括号内,每...触发器 CP、J、K 端的电压波形如下图所示,试画出 Q 端对应的电 压波形。... 　北航数电2015试题及答案_工学_高等教育_教育专区。数字电子技术基础(A 卷)(无答案)一. 解答下列问题(共 40 分,每小题 5 分) 1. 十进制数 X = 117,其... 　数字电路试题及答案_政史地_初中教育_教育专区。《...[D] 6 17 、 ROM 电路由地址译码器和存储体构成...2. 简易性 二进制数的运算法则少,运算简单,使...数字电子技术基础模拟试题A_及答案_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
数字电子技术基础模拟试题A_及答案
上传于|0|0|暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
你可能喜欢当前位置： >
> 第6章 时序逻辑电路
第4节 同步时序逻辑电路的设计
同步时序逻辑电路的设计，就是根据逻辑问题的具体要求，结合同步时序逻辑电路的特点，设计出能够实现该逻辑功能的最简同步时序电路。
&&& 同步时序逻辑电路中含有组合逻辑电路部分和存储电路部分，组合电路的设计在第四章已作介绍，本节主要介绍存储电路部分的设计。存储电路部分主要用到的是触发器。
6.4.1设计方法
&&& 同步时序逻辑电路的设计的过程可以用图6.4.1简单表示。
&& 具体步骤为：
1.根据所给逻辑设计的要求，进行逻辑抽象，将实际问题总结为逻辑问题。
&&& 根据电路的设计要求，确定输入量和输出量，并且定义输入和输出量逻辑值的含义，用字母表示出这些变量，例如输入量用X表示，输出量用Y或Z等表示。
&&& 2.建立原始状态转换图或状态转移表。
&&& 根据设计要求，确定系统的原始状态数，用字母表示出这些原始状态，例如用Sm来表示（m为0、1、2&）。找到原始状态Sm之间的转换关系，作出在各种输入条件下状态间的转换图或状态转移表，标明输入和输出的逻辑值。
&&& 3. 原始状态的化简。
&&& 在建立原始状态数时，主要是反映逻辑电路设计的要求，定义的原始状态图可能比较复杂，含有的状态数也较多，也可能包含了一些重复的状态。在设计中是要用最少的逻辑器件达到设计要求，如果逻辑状态较多，相应用到的触发器也就多，设计的电路就较复杂。为此，应该对原始状态进行化简，消去多余的状态，从而得到最简化的状态转换图。
&&& 状态的化简就是进行状态合并。用一个状态代替与之等价的状态。逻辑状态等价的依据是：（1）状态Si、Sj，在相同的输入条件下，状态Si、Sj对应的输出结果相同；（2）状态Si、Sj，在相同的输入条件下，状态Si、Sj转移效果完全相同。满足上述两个条件的状态，就是等价状态，可以将这些等价状态合并为一个状态。
&&&&&& 状态Si、Sj转移效果相同的情况可能有以下三种情况：
(1) 次态相同
状态Si、Sj，在相同的输入条件下，转移到相同的次态，则状态Si、Sj转移效果相同，可以进行状态合并。图6.4.2说明了两个状态在相同的输入条件下次态相同的情况，用[Si ，Sj]来表示状态Si、Sj的等价，称为一个等价类，Si和Sj可以合并为一个状态。
等价关系具有传递性，如图6.4.3所示，S1、S3在相同的输入条件下分别转移到S2和S4状态，它们的输出也相同，而S2和S4在相同的输入条件下转移到相同的次态S5，输出也相同，S2和S4是等价状态，所以S1和S3也是等价的，可以合并。用[S1，S3]来表示状态S1、S3的等价，S1和S3是一个等价类。用[S2，S4]来表示状态S2、S4的等价，S2和S4是一个等价类。
对于逻辑状态较多或者不能直接看出逻辑间的等价时，可以用隐含表法来寻找状态的等价，这一点在例6.4.3中进行具体介绍。
(2) 次态交错
次态交错是指在某种输入条件下，Si的次态为Sj，Sj的次态为Si。图6.4.4说明了次态交错的情况。状态S1和S3在输入1时，转移的次态相同，而且输出也相同。在输入0时，S1转移的次态是S3，S3转移的次态是S1，输出结果均相同，属于次态交错情况，S1和S3是等价状态，S1和S3可以合并为一个状态。用[S1，S3]来表示状态S1、S3的等价。
(3) 次态循环
次态循环是指次态之间的关系构成循环。如Si和Sj在某种输入条件下的次态分别为Sm和Sn，并且输出相同；Sm和Sn在另外输入条件下的次态分别为Si和Sj，输出也相同，则状态Si和Sj等价，用[Si ，Sj]来表示状态等价。
4.状态分配
经过状态的合并之后得到了最少的状态数m，则可以得知需要用的触发器数n，n的值应该满足
&&& 状态的分配就是给化简后的各个状态分别分配一组代码。例如，化简后得到的状态有S0、S1、S2和S3，可知应该用2个触发器来实现，状态编码可以用二进制编码方式，令S0 = 00、S1 = 01、S2 = 10、S3 = 11，也可以用循环码来编码，令S0 = 00、S1 = 01、S2 = 11、S3= 10。
&&&&&& 5.求出状态方程和驱动方程及输出方程
&&& 首先根据状态转移表或者状态转换图作出卡诺图，也就是用卡诺图来表示状态转移表（图）。以卡诺图的横向和纵向组合对应的逻辑值为初始状态，在小方格中填入次态结果。例如：某一时序电路有4个状态循环如图6.4.5（a）所示，则用卡诺图来表示的状态转换图为图6.4.5(b)所示。此时的卡诺图只是状态转换图的另外一种描述状态间转换的方法。将卡诺图分解为各个触发器输出端次态的卡诺图，如图6.4.5（c）所示。
通过卡诺图化简逻辑函数，可以得出函数表达式，即得状态转移方程，与所选触发器得特性方程比较，可以得出驱动方程。同样得方法总结出输出端的卡诺图，化简得出其逻辑函数表达式。
&&&&&& 6.自启动检查
&&& 在状态编码中可能还存在偏离状态，这时就要进行自启动检查。将偏离状态值代入状态转移方程中，检查这些偏离状态能否进入到正常得计数循环中去，如果能够进入，则说明所设计的电路可以自启动，否则不可以自启动，需要修改状态转移方程，电路也该作相应的修改。
&&&&&& 7.根据所选触发器画出逻辑电路。
&&&&&& 以上是同步时序逻辑电路的设计步骤，下面通过一些实例来运用这些设计方法。
6.4.2设计举例
例6.4.1 设计一个五进制计数器，进位输出端Y,分别用JK触发器和D触发器实现该设计电路。
解：根据前面的同步时序逻辑电路的设计步骤，解题如下
步骤1.根据题意，该设计为计数器电路，所以除了时钟信号外，没有其他的输入量，输出量为Y，表示进位，用1来表示有进位，0表示没有进位。
步骤2.由于题中已经明确了是五进制计数器，应该用5个状态来表示五进制计数器对应的5个逻辑状态循环，设这5个状态分别为S0、S1、S2、S3和S4，所以可以作出其原始状态图为图6.4.6（a）所示。
步骤3.由于五进制计数器必定有5个状态循环，它们在相同的输入会转移到不同的次态，所以原始状态图已经不可以进一步化简，没有可以合并的状态。这一步骤可以省去。
步骤4.要表示5个逻辑状态的循环，至少要用3位二进制数来表示，所以用到的触发器数为3。对于状态S0、S1、S2、S3和S4的编码这里采用二进制方式，令S0= 000、S1 =001、S2 = 010、S3 = 011、S4 = 100，这时状态转换图为6.4.6（b）图所示。
步骤5.以卡诺图中纵向与横向对应作为初始状态，如初态，结合状态转换图6.4.6（b）,则次态为,将其填入卡诺图中对应的小方格里。如此对应的填入状态循环中的所有状态，由于偏离状态在卡诺图中没有出现，所以在这些小方格中填入任意项。可以作出该状态转换图的卡诺图表示为图6.4.7（a）所示，斜线下方是输出端Y的值。
将图6.4.7（a）的卡诺图分解得到图（b）、（c）、（d）和(e)。为了得到最简表达式，将卡诺图中某些无关项视为1或0，化简卡诺图得到状态转移方程
&&&&&&&&&&&&&&&&&&&&& （6.4.1）
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& （6.4.2）
采用JK触发器实现逻辑设计时，在卡诺图画圈时必须注意保留触发器的或者项，便于写出驱动方程。在化简得到的结果时，如果利用了无关项，将会消去项，虽然可以通过在表达式中乘以()项，但是这样得到的结果会更复杂，所以在式（6.4.1）的化简结果中保存了或者项,便于得出驱动方程。
采用JK触发器实现电路，则根据JK触发器的特性方程与式（6.4.1）进行比较得出驱动方程为
&&&&&&&&&&&&&&&&&&&&& （6.4.3）
若用采用D触发器实现电路，可以不必保留化简结果中的或者项。其状态转移方程为
&&&&&&&&&&&&&&&&&&& （6.4.4）
结合D触发器的特性方程与式（6.4.4）进行比较得出驱动方程为
&&&&&&&&&&&&&&&&&&&& （6.4.5）
步骤6.在画出逻辑电路前，还必须检查该设计能否自启动。将偏离状态代入式（6.4.1）和式（6.4.4），画出其完整状态转换图，如图6.4.8所示。图6.4.8（a）中画出了用JK触发器设计时的完整状态转换图。图6.4.8（b）为用D触发器设计时的完整状态转换图。
从图6.4.8可以看出，虽然两个状态转换图中偏离状态的转移情况有部分不同，但是它们的正常计数循环都是相同的，所以无论用JK触发器还是用D触发器来设计此时序逻辑电路，电路都可以自启动。
步骤7. 根据式（6.4.3）和式（6.4.5）的驱动方程来画出电路。如图6.4.9所示，图中的（a）图为用JK触发器设计的五进制计数器，图中的（b）图为用D触发器和与-非门设计的五进制计数器。
从图6.4.9来看，选用不同的触发器，电路的复杂程度是不同，电路的设计还与状态编码有关，读者可以采用循环码的编码方式来设计该逻辑电路，在此不再赘述。
在本例中，将卡诺图中的有些无关项作为了1处理，有些作为了0处理，这些无关项的处理与电路设计是有关系的，如果在卡诺图的化简中，用图6.4.10的方式处理无关项，结果得到的设计电路将不能自启动。
&&& 从图6.4.10可知，偏离状态111的下一个状态为110，110的下一个状态为111，如此循环，它们不能进入到有效循环中去。时序逻辑电路的设计中，在处理卡诺图中的无关项时必须注意这一点。
例6.4.2 设计一个模可变计数器，当控制信号M= 1时为六进制计数器，当控制信号M= 0时为四进制，进位输出端Y，用JK触发器实现该设计电路。
解：本例的设计要求是一个进制数可变的计数器，M为工作模式的控制端，也就是输入量。由于输入量M的逻辑含义在题中已经确定，所以只需确定输出量Y的逻辑含义，用1来表示有进位，0表示没有进位。
据题意，在M= 0时，工作在四进制循环状态，设状态循环为S0、S1、S2和S3，在M= 1时，工作在六进制循环状态，设状态循环为S0、S1、S2、S3、S4和S5，建立原始状态转图如图6.4.11（a）所示。由于不存在等价状态，所以不能进行状态简化。本设计中用到了6个状态，所以用3个触发器来实现状态的记忆。对原始状态转换图进行状态编码得到6.4.11（b）中的状态转换图。
状态图中反应了在输入条件下，状态间的转换关系。进一步用卡诺图来表示状态间的转化情况，图6.4.12所示为例6.4.2的卡诺图。卡诺图中将没有出现的状态编码作为了无关项处理。
从图6.4.12可以看出触发器次态与初态、输入量M之间的关系，化简卡诺图得到3个触发器的状态转移方程为
&&&&&&&&&&&&&&&&&& (6.4.6)
输出端方程为
&&&&&&&&&&&&&&&&&&&&&&&&&&& (6.4.7)
设计是否合理还需将偏离状态代入式（6.4.6）中，检查偏离状态能否进入到计数循环中去，若可以进入正常的计数循环中，则可以自启动。也可以结合图6.4.12的卡诺图中的无关项的处理来检查自启动，卡诺图中被圈的无关项作为了&1&处理,没有被圈的无关项作为了&0&处理，于是可以得到完整状态转换图如图6.4.13所示。
从图6.4.13可知，偏离状态可以进入到有效计数循环中，可以自启动。根据据状态转移方程（6.4.6）式来设计电路是可行的，从而得出驱动方程为
&&&&&&&&&&&&&&&&&& (6.4.8)
据驱动方程不难画出逻辑电路，如图6.4.14所示。
例6.4.3 设计一个串行数据转换电路，已知串行数据输入端X所加的是两位8421BCD码，输出端为Y为两位串行循环码，用JK触发器实现此逻辑电路。
解：用组合逻辑电路的方法也可以实现代码转换，不过其实现的是并行码的转换，由于本题的输入和输出端只有一个，每输入一位数据都必须记忆，所以只能用时序逻辑电路的设计方法。
输入端X的两位串行8421BCD码数据分别为：00、01、10、11，输出端Y的两位串行循环码数据分别为：00、01、11、10，设计任务就是要将输入的8421BCD转换为循环码。即：
输入数据时，假设先输入高位数，然后输入低位数。设电路的初始状态为S0，输入数据X，加入时钟信号边沿，触发器状态发生翻转。第一次输入的数据（输入高位）只有两种可能性，分别时0和1，用状态S1和S2来分别记录这种新的状态，此时的输出Y分别为0和1。在第2次输入数据（输入低位）时分别又有两种可能，分别是0和1，对应得到的新的状态有4种，分别记作S3、S4、S5和S6，输出端Y的值分别为0、1、1和0，根据分析可以作出原始状态转换图为图6.4.15所示。
图6.4.15表示出了原始状态之间的转换关系。S1状态说明已经输入了一位高位数为0，输出则为0，S3状态说明输入数据的低位为0，输出则为0；处于S3状态时，如果再输入下一位数据为X= 0，则从S3状态转移到S1状态，说明输入数据的高位为0，输出为0，如果输入的数据为X= 1，则从S3状态转移到S2状态，说明输入数据的高位为1，输出为1。
当电路处于S1状态时，说明已经输入了一位高位数为0，输出为0，从状态S1转移到S4状态，说明又输入了一位低位数为1，输出则为1；处于S4状态时，如果再输入下一位数据为X= 0，则从S4状态转移到S1状态，说明输入数据的高位为0，输出为0，如果输入的数据为X= 1，则从S4状态转移到S2状态，说明输入数据的高位为1，输出为1。
同样的可以得出状态S5和S6的转换关系。根据原始状态图可以画出原始状态转换表。如表6.4.1所示。
表6.4.1&& 例6.4.3原始状态转换表
将原始状态图化简，合并等价的逻辑状态，寻找状态间的等价应该遵循时序电路设计方法中的第3点，为了可以方便地找出等价状态，可以采用隐含表的方法，
隐含表就是把原始状态表中的各个状态用图形的方法表示出来，便于查找等价状态的一种方法。隐含表为一个等边直角三角形网格，横向从左到依次右标记为第一个状态至倒数第二个状态，如图6.4.16（a）中的横向标记为S0、S1&S5，纵向从上到下依次标记为第二个状态至最后一个状态，如图6.4.16（a）中的纵向标记为S1、S2&S6。
这样在可以在网格中记录原始状态中的两两对应关系，将它们间的等价关系填入网格中。如果两个状态满足等价关系，则在网格中记作&&&；如果两个状态间不满足等价关系，则在网格中记作&&&；如果两个状态是否等价取决于其他状态是否等价，则在网格中填入其他的状态。结合原始状态表，可以先将S0状态与其他6个状态进行比较，得到的等价关系记入图6.4.16（b）中，在图6.4.16（b）的S0对应的一列中，S0和S1的等价性取决于S1和S3、S2和S4是否等价，所以在其网格中填入的是状态S1.S3、S2.S4。依次将原始状态表中的状态进行比较，得到图6.4.16（b）的隐含表。
从图6.4.16（b）可以进一步判断等价状态，因为S2的输出结果与其他状态都不相同，所以状态S2与其他任一状态都不等价，比较其他的状态可以得到图6.4.16（c）
的全部状态等价关系。从化简的结果可以得到等价关系[S0 S3 S4 S5 S6]、[S1]、[S2]。
可见经过状态合并后的状态只有三个，可以用S0来代替状态S3、S4 、S5 、S6，化简后状态转换表，如表6.4.2所示。化简后的状态转换图如图6.4.17(a)所示。
表6.4.2&&& 例6.4.3状态合并之后的转换表
将状态S0、S1、S2进行编码，因为用到的只有3个状态，所以用两位二进制数表示即可。用00来表示状态S0，用01来表示状态S1，用11来表示状态S2。
图6.4.17(b)为编码后的状态转换图。
根据编码后的状态转换图可以作出卡诺图如图6.4.18所示。
应用无关项化简卡诺图可得到触发器得状态转移方程
&&&&&&&&&&&&&&&&&&&&&&& (6.4.8)
输出端方程为
&&&&&&&&&&&&&&&&&&&&&&&& (6.4.9)
在上面的化简中用到了无关项，式（6.4.8）是否合理，还需进行自启动检查，将没有用到得状态，代入式（6.4.8）中可以作出完全状态转换图如图6.4.19所示。
从图6.4.19的完整状态转换图中可以看出，一旦电路处于偏离状态时，只要输入X，一个时钟脉冲之后便可进入有效循环，则系统可以从偏离状态中转化到正常的状态循环中去。系统便可以自启动。所以可以根据式6.4.8式来求驱动方程。
由于要用JK触发器来实现该逻辑设计，在得到驱动方程前，应该将6.4.8式写成JK触发器得特征方程得形式。即将（6.4.8）式变化为
&&&& &&&&&&&&&&&(6.4.10)
所以可以得到JK触发器得驱动方程为
&&&&&&&&&&&&&&&&&&&& (6.4.11)
根据（6.4.9）式的输出方程和（6.4.11）式的驱动方程，可以画出逻辑电路图6.4.20所示。
根据设计的逻辑电路，设电路的处于初始状态时，触发器输出都为0，现将输入端连续输入数据00 10 11 01 01 00 11（先输入高位），可以用表6.4.3来表示输出端对应得到的变换代码。
表6.4.3&& 输入端和输出端的编码转换关系
Copyright &
.All Rights Reserved}