【图文】第四章触发器xiugai_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
第四章触发器xiugai
大小：2.20MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢您现在的位置： >> 集成触发器实验报告 >> jk触发器实验报告
jk触发器实验报告
来源： 时间：
【jk触发器实验报告】信 息 工 程 学 院数字逻辑与数字系统 学院:信息工程学院 学院 :信息 103 班级 姓名:张丽玲 姓名 学号: 学号 成绩成绩实验五一、 实验目的 1.掌握 J-K 触发器的逻辑功能；J-K 触发器2.掌握集成 J-K 触发器逻辑功能的测试方法； 3.掌握不同逻辑功能触发器之间的相互转换方法。二、实验预习要求 1.复习 J-K 触发器的逻辑功能； 2.掌握 D 触发器和 J-K 触发器的真值表及其转换的基本方法。三、实验原理 1．J-K 触发器 本实验中采用的 74LS112 为下降沿触发的边沿触发器。其状态方程为：其中 J 和 K 为数据输入端，是触发器状态更新的依据，若 J、K 有两个或两个 以上输入端时，组成“逻辑与”的关系。触发器的功能表如表实所示。2．触发器功能转换 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利 用转换的方法获得具有其它功能的触发器。例如将 J-K 触发器转换成 D 触发器、T 触发器、T@触发器。其转换电路如图所示。(a) J-K 转换成 D(b) J-K 转换成 T(c) J-K 转换成 T@J-K 触发器转换成 D、T、T@触发器四、实验仪器设备 1. TPE－AD 数字电路实验箱 1 台 2. 双 J－K 触发器 74LS112（或 CC4027）1 片 3. 四两输入与非门 74LS00（或 CC4011）1 片 五、实验内容及方法测试并掌握 JK 触发器 74LS112 逻辑功能及应用。1. 测试 的复位、置位功能将 J、K 端接逻辑开关输出插口，CP 端接单脉冲，Q 、/Q 端接至逻辑电平显 示灯接口。在 R D = 0, S D = 1或 R D = 1, S D = 0 的作用期间记录 J、K 及 CP 的状态， 观察 Q 、/Q 状态并记录。2. 测试 J-K 触发器的逻辑功能 按表实验 5.1 的要求改变 J、K、CP 的状态，观察 Q、/Q 状态变化，观察 Q 端 的状态更新是否发生在 CP 脉冲的下降沿（即 CP 由 1→0），并记录之。3. 将 JK 触发器转换成 D 触发器 按图实验 5.3 的 （a） 图连接电路，CP 接单脉冲源，Q 端接逻辑电平显示接口， 验证逻辑功能，并自拟表格记录。4. 将 J 和 K 端相连，构成 T 触发器 在 CP 端输入 1Hz 的连续脉冲，用实验箱逻辑电平显示 Q 端的变化。在 CP 端输入 1KHz 的连续脉冲，用示波器观察 CP、Q、/Q 端波形，注意相位 与时间的关系。六、整理实验数据 1、J-K 触发器的置位、复位功能表：输入 /RD /SD 0 1 1 0输出 J d d K d d Q n +1 0 1 / Q n +1 1 0CPd d2、J-K 触发器的逻辑功能表：输入 /RD /SD输出 J d 0 1 0 1 d K d 0 0 1 1 d Q n +1 / Q n +1CPd ↓ ↓ ↓ ↓ ↓0 1 1 1 1 10 1 1 1 1 11 Qn1 /Qn1 1 /Qn Qn0 1 Qn /Qn3、D 触发器逻辑功能表：D 1 0Q n +1 1 1/ Q n +1 0 14、T 触发器的逻辑功能表：T 0 0 1 1Qn 0 1 0 1/Qn 1 0 1 0Q n +1 0 1 1 0/ Q n +1 1 0 0 12、触发器相互转换的表达式及实验步骤JK 触发器转换成 D 触发器 JK 触发器特征方程Qn +1 = J Q n + KQn D 触发器特征方程：Qn +1 = D = D(Qn + Q n ) = DQn + DQ nD 触发器转换成 JK 触发器 JK 触发器特征方程Qn +1 = J Q n + KQn D 触发器特征方程Qn +1 = D 比较得D = J Q n + KQn比较得：J=D /K=D在 JK 触发器的两输入端 J K 间接一非 门.非门输入接到 J 端,非门输出接到 K 端，J 就相当于 D 输入端，即把 JK 触 发器改为了 D 触发器。D 触发器转换成 T 和 T' 触发器 D 触发器的特性方程T 触发器的特性方程比较得：Dn＝ 当 Tn＝1 时， ＝ JK 触发器转换成 T 和 T' 触发器Q T 触发器特性方程：n +1= T Q n + TQ n当 T 触发器的输入控制端为 T=1 时， 称为 T’触发器。T’触发器的特性方程为：Qn +1= Qn将 JK 触发器的 J 端和 K 端相连作为 T 输入端就构成了 T 触发器。转换方法利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。转换步骤① 写出已有触发器和待求触发器的特性方程； ② 变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致； ③ 比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻 辑； ④ 根据转换逻辑画出逻辑电路。3． J-K 触发器的特点。J-K 触发器在时钟脉冲和激励信号作用下，可以实现置 1（置位） 、置 0（复 位） 、保持和翻转等操作。J、K 的作用分别与 RS 触发器中 S 和 R 的作用相 当，分别起置位和复位作用，但均为高电平有效，且允许同时有效。七、实验总结 本次实验是对 J-K 触发器和 D 触发器、T 触发器的进一步应用和了解。通过 对它们实行相互转换来熟悉各个触发器的工作原理，了解其本质。通过对转换的 相互比较，提高比较学习的能力，懂得运用比较的方法更快速的掌握新的知识。
【jk触发器实验报告】本科学生设计性实验报告学号姓名颜洪毅学院 信息学院 专业、班级 计算机科学与技术 实验课程名称 及职称 数字逻辑与数字系统 王 坤开课学期 2013 至 2014 学年第 一 学期 填报时间 2013 年 11 月 10 日云南师范大学教务处编印一、实验设计方案 实验三 实验序号 实验名称 D 触发器与 JK 触发器
同析 3 栋 217 小组成员 实验时间 实验室 1．实验目的 1、掌握 D 触发器和 J-K 触发器的逻辑功能及触发方式； 2、 熟悉现态和次态的概念及两种触发器的状态方程。2．实验原理、实验流程或装置示意图 （1）按图 1 接线接 Rd 开 D 接单脉冲 CP 关 Sd 接 LED Q +5V图 1 D 触发器功能测试图 （2）异步置位（Sd）端复位（Rd）端功能测试。利用开关按表 1 改变 Rd、Sd 的逻辑状态（D,CP 状态随意） ，借助指示 灯观测相应的 、 状态，结果记入表 1 中。表 1 D 触发器置位、复位端测试表 输 入 输 出 Sd Rd CP D Q × × × × × × × × × × 1 1→0 1 0→1 1→0 1 0→1 1 0 0 ×－任意状态 0 0 1 1 1 1 1 0 0 0（3）D 与 CP 端功能测试 要求按下表先用异步端设触发器初态， 然后改变各输入引脚信号电平， 测试 触发器的输出结果，并完成填表。表 2 D 触发器 D 与 CP 端功能测试表 n 现态 Q （用异步端 Rd 与 Sd 设置） 输入 次态 Qn+1 D Rd Sd CP 1 0 1 1 0→1 0 0 1 1 1 1→0 0 0 1 1 1 0→1 1 1 0 1 1 1→0 112、74LS112 Ｊ－Ｋ触发器逻辑功能测试。（1）按图 2 接线。接单脉冲 CP 接开关 接开关 接 LED Q图 1 D 触发器功能测试图 图 2 JK 触发器功能测试图 （2）异步置位（Sd）复位（Rd）功能测试 利用开关按表 3 改变 Sd 和的 Rd 状态，J、K、CP 可以为任意状态，借用 指示灯观察输出状态并将结果记入表 3 中。表 3 J-K 触发器置位、复位端测试表 输 入 输 出 CP J K Rd Sd Q × × × 1→0 1 0 1 × × × 0→1 1 0 1 × × × 1 1→0 1 0 × × × 1 0→1 0 1 × × × 0 0 1 0 ×－任意状态 （3）J、K 与 CP 端功能测试 要求按下表先用异步端设触发器初态， 然后改变各输入引脚信号电平， 测试 触发器的输出结果，并完成填表。表 2 JK 触发器 J、K 与 CP 端功能测试表 现态 Qn（用异步端 Rd 与 Sd 设置） 次态 Qn+1 J K Rd Sd CP 1 0 0 1 1 0→1 1 0 0 0 1 1 1→0 0 1 1 1 1 1 0→1 1 0 1 1 1 1 1→0 0 1 1 0 1 1 0→1 0 0 1 0 1 1 1→0 0 1 0 1 1 1 0→1 0 0 0 1 1 1 1→0 023．实验设备及材料 1、 数字电路实验台 2、集成电路芯片 74LS74（双 D 触发器） 74LS112（双 J-K 触发器）1台 1片 1片4．实验方法步骤及注意事项 （1） 运用数字逻辑的基本原理，选用相应材料连接各芯片功能测试原理图和应 、 用电路设计的原理图。（2） 、参照设计好的电路图，完成电路接线。（3） 、根据设计要求完成电路逻辑功能与数据的验证。5．实验数据处理方法 将所得数据列表处理，对比实验结果。6．参考文献 无 教师对实验设计方案的意见 签名年 二、实验报告 1．实验现象与结果 月 日342．对实验现象、实验结果的分析及其结论 实验结果符合各芯片逻辑功能特点 三．实验总结 1．本次实验成败及其原因分析 本次实验很成功！ 1、实验仪器和器材均正常工作且无损伤； 2、实验线路连接正确； 3、正确的实验操作。2．本实验的关键环节及改进措施 关键环节：电路原理图的构建 指导教师评语及评分：签名：年月日5
【jk触发器实验报告】实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日实验内容：1. 利用 JK 触发器（74LS73）实现 74LS197 功能 2. 利用 JK 触发器（74LS73）实现 74LS194 功能实验内容 1一、实验目的利用 JK 触发器（74LS73）实现 74LS197 功能二、实验仪器及器件1.数字电路实验箱、示波器 2.器件：74LS73三、实验原理触发器的一个应用是对周期方波的频率进行分频。当脉冲波形加在一个 JK 触发器的时钟输入时，JK 触发器链 接成切换状态（J=K=1） ，这是 Q 输出就是一个频率为时钟输入频率一般的方波。因此，单个触发器可以用做除 2 芯片。触发器在每一个触发时钟边沿改变状态，这就产生了一个输出，它的频率变为时钟波形频率的一半。时钟频 率的进一步分频可以通过将触发器的输出用做第二个触发器的时钟输入来实现。以此类推， 用这种方式连接触发器， 就可以实现 2^n 分频，其中 n 是触发器的个数。因此，要实现 74LS197 的十六进制计数功能，就可以通过依次连接 4 个 JK 触发器（其中每个触发器的 Q 输出作为下一级的时钟输入） ，且 4 个触发器共用一个清零端。四、实验内容1.根据实验原理设计出利用 JK 触发器（74LS73）实现 74LS197 功能的逻辑电路； 2.用示波器记录输出波形，并与 74LS194 的波形进行比较。逻辑图如下：第 1 页，共 5 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日Proteus 模拟波形图如下 其中从下到上分别是 CP、Q0、Q1、Q2、Q3 的波形。对比后可知，该波形与 74LS197 进行十六进制计数时候的波形一致，说明逻辑电路正确，实验成功。第 2 页，共 5 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日实验内容 2一、实验目的利用 JK 触发器（74LS73）实现 74LS194 功能二、实验仪器及器件1.数字电路实验箱 2.器件：74LS73三、实验原理74LS194 为移位寄存器。它具有左移、右移，并行送数、保持及清除等 五项功能。其引脚图如右图所示。其中 Cr 为清除端，CP 为时钟输入端，S0、 S1 为状态控制端， DSR 为右移数据串行输入端， DSL 为左移数据输入端， D0、 D1、D2、D3 位并行数据输入端，Q0、Q1、Q2、Q3 为数据输出端。其功能 表如右所示。阅读 74LS73 的功能表，如右图所示。当 J 与 K 状态相反时，输出 Q 的状态与 J 相同。本实验模拟的 74LS194 功能要实现四输入四输出，因而需要四个触发器。对于清零的工作状态的实现，可通过四个触发器连接同一个清零端来解 决。考虑另外四种工作状态，可以使用四个四选一的数据选择器实现 J 的输 入。当 S1、 S0 分别为 00、 01、 10、 11 时实现的四个功能， 可以通过 A0、 A1、 A2 和 A3 分别连接对应的 Qn，Qn-1（或 DSR）、Qn+1（或 DSL）与需要送入的信号来实现。第 3 页，共 5 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能四、实验内容 1.根据实验原理设计出利用 JK 触发器（74LS73）实现 74LS194 功能的逻辑电路； 2.检验电路是否符合 74LS194 的功能。逻辑图如下：2014 年 5 月 8 日检验可得，该实验模拟得到的功能与 74LS194 一致。第 4 页，共 5 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日实验总结与：197 功能的实现很简单，只需要按照理论课本的原理连接即可。而 194 的实现在老师讲解之前我没有想法，在 老师分析原理以及自己用 proteus 试着模拟之后，终于对整个实验有比较深刻的了解了，在此同时，我还解决了对 JK 触发器的许多疑问。直到现在，我对 proteus 软件的使用已经比较熟悉了，能用它去尝试实践自己的想法，提高自己的能力。第 5 页，共 5 页
【jk触发器实验报告】深 圳 大 学 实 验 报 告课程名称：数字电路与逻辑设计实验项目名称集成触发器功能测试及转换学院：计算机与软件学院专业软件工程指导教师俞航报告人：彭瑜祺 学号： 班级6 班实验时间：实验报告提交时间：教务部制实验目的与要求实验目的（1）熟悉并掌握 RS、D、JK、T 触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换； （3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。预习要求（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、 工作特性； （2）熟悉集成 D 触发器、JK 触发器、三态输出 RS 触发器、D 锁存器的引脚排列 及功能； （3）复习各种触发器之间的功能转换方法。实验报告要求（1）整理实验数据并填表； （2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。方法、步骤任务一 维持-阻塞型 D 触发器的功能测试 74LS74 的引脚排列图如图 4-19 所示。图中，SD、RD 端分别为异步置 1 端、置 0 端（或 称异步置位、复位端） ，CP 为时钟脉冲端。1RD 1D 1CP 3 1SD 4 1Q 5 1Q 6 GND 7 74LS74 1 2 14 VCC 13 2RD 12 2D 11 2CP 10 2SD 9 2Q 8 2Q图 4-19 74LS74 芯片的引脚排列图 试按下面步骤做实验（1）分别在 SD、RD 端加低电平，观察并记录 Q、Q 端的状态。当 SD、RD 端同时加低 电平时，输出将为高电平，当时此时如果 SD、RD 端再同时加高电平，对应的输出状态是不 确定的。（2）令 SD、RD 端为高电平，D 端分别接入高、低电平，同时用手动脉冲作为 CP，然 后观察并记录当 CP 为 0-1 时 Q 端状态。（3）当 SD=RD=1、CP=0（或 CP=1）时，改变 D 端信号，然后观察 Q 端的状态是否变 化。整理上述实验数据，并将结果填入表 4-5 中。（4）令 SD=RD=1，将 D 和 Q 端相连，CP 加入 1kHz 连续脉冲，然后用双踪示波器观 察并记录 Q 相对于 CP 的波形。表 4-5 D 触发器 74LS74 功能表 SD 0 1 1 1 RD 1 0 1 1 CP X X D X X 0 1 Qn 0 1 0 1 0 1 0 1 任务二 下降沿 J-K 触发器功能测试 74LS76 芯片的引脚排列图如图 4-20 所示。自拟实验步骤，测试其功能，并将结果填入 表 4-6 中。Qn+1表 4-6 1CP 1SD 1RD 1J VCC 2CP 2SD 2RD 1 2 3 4 5 6 7 8 74LS76 16 1K 15 1Q 14 1Q 13 GND 1 12 2K 1 11 2Q 1 10 2Q 1 9 2J 1 1 1 1 SD 0 1 RD 1 0双 J-K 下降沿触发器 74LS76 功能表 CP X X J X X 0 1 X X K X X X X 0 1 Qn X X 0 0 1 1 Qn+1图 4-20 74LS76 芯片的引脚排列图 令 J=K=1，且在 CP 端加入 1kHz 连续脉冲，然后用双踪示波器观察 Q―CP 波形，并与 D 触发器 D 和 Q 端相连时观察到的 Q 端的波形相比较，看看有何异同点？ 任务三 触发器功能转换 （1）分别将 D 触发器和 J-K 触发器转换成 T 触发器， 并列出表达式， 画出实验接线图； （2）接入 1kHz 连续脉冲，观察各触发器 CP 及 Q 端波形，并比较两者的关系； （3）自拟实验数据表并填写之。实验原理触发器是具有记忆作用的基本单元，在时序电路中时必不可少的。触发器具有两个基 本性质① 在一定条件下，触发器可以维持在两种稳定状态上（0 或 1 状态之一保持不变） ； ② 在一定的外加信号作用下，触发器可以从一种状态转变成另一种稳定状态（0-1 或 1-0） ，也就是说，触发器可记忆二进制的 0 或 1，故被用作二进制的存储单元。触发器可以根据有无时钟脉冲分为两大类：基本触发器和钟控触发器。从逻辑功能， 即从触发器次态和现态以及输入信号之间的关系上，可以将钟控触发器分为 RS 触 发器、D 触发器、JK 触发器、T 触发器等几种类型。当 CP 有效时， RS 触发器的特性方程是：Qn+1=S+RQn（约束条件：SR=0） D 触发器的特性方程是：Qn+1=D JK 触发器的特性方程是：Qn+1=JQn+KQn T 触发器的特性方程是：Qn+1=TQn+TQn T’触发器的特性方程是：Qn+1=Qn 钟控触发器若按触发器方式，可分为电平触发（高电平触发、低电平触发） 、边沿触发 （上升沿触发、下降沿触发）和主从触发三种。电平触发：在时钟脉冲 CP 高（低）电平期 间，触发器接受控制输入信号，从而改变其状态。电平触发方式的根本缺陷是空翻问题。边沿触发：仅在时钟 CP 的下降沿（1-0 变化边沿）或上升边沿（0-1 变化边沿）触发器才 能接受控制输入信号，从而改变状态。主从触发：在时钟脉冲 CP 高电平期间，主触发器接 受控制输入信号，时钟脉冲 CP 下降沿时刻从触发器可以改变状态――变为主触发器的状 态。数据处理分析任务一 维持-阻塞型 D 触发器的功能测试 表 4-5 D 触发器 74LS74 功能表 SD 0 1 1 1 RD 1 0 1 1 CP X X D X X 0 1 Qn 0 1 0 1 0 1 0 1 与 Q 端相连的电平指示灯以相等的时间间隔闪烁。任务二 下降沿 J-K 触发器功能测试 实验步骤（1）分别在 SD、RD 端加低电平，观察并记录 Q、Q 端的状态。（2）令 SD、RD 端为高电平，令 Q 端的初态为 0，J 端分别接入高、低电平，同时用手 动脉冲作为 CP，然后观察并记录当 CP 为 1-0 时 Q 端状态。（3）令 SD、RD 端为高电平，令 Q 端的初态为 1，K 端分别接入高、低电平，同时用 手动脉冲作为 CP，然后观察并记录当 CP 为 1-0 时 Q 端状态。整理上述实验数据，并将结 果填入表 4-6 中。实验结果表 4-6 双 J-K 下降沿触发器 74LS76 功能表 SD 0 1 1 1 1 1 RD 1 0 1 1 1 1 CP X X J X X 0 1 X X K X X X X 0 1 Qn X X 0 0 1 1 Qn+1 1 0 0 1 1 0 Qn+1 1 1 0 0 0 0 1 1当 74LS76 芯片与 74LS74 芯片使用同一个时钟信号时，与分别于两者相连的电平指示 灯都不断闪烁，但两者的电平指示灯是以等时间间隔交替着闪烁。任务三 触发器功能转换 n+1 T 触发器的特性方程为：Q =TQn+TQnD 触发器的特性方程是：Qn+1=D 由此可得：D=TQn+TQn=TQn JK 触发器的特性方程是：Qn+1=JQn+KQn 由此可得：J=T，K=T 将 D 触发器转换成 T 触发器画出实验接线图1RD 1 1 1D 2 1CP CP 3 1SD 1 4 1Q 5 1Q 6 GND 7 1A 1 1B T 1Y 3 2A 4 2B 5 2Y 6 GND 7 8 9 3Y 10 3A 74LS86 11 3B 12 4Y 2 13 4A 14 4BVCC 14 2RD 13 2D 12 2CP 74LS74 11 2S D 10 2Q 9 2Q 8 V CC +5V +5V实验步骤（1）分别在 SD、RD 端加低电平，观察并记录 Q、Q 端的状态。（2）令 SD、RD 端为高电平，T 端分别接入高、低电平，同时用手动脉冲作为 CP，然 后观察并记录当 CP 为 0-1 时 Q 端状态，并将结果填入表中。（3）令 SD=RD=1，T=1，CP 加入 1Hz 连续脉冲，观察并记录与 Q 端相连的电平指示 灯的状况。SD RD CP T Qn Qn+10 1 1 11 0 1 1X XX X 0 10 1 0 1 0 1 0 11 1 0 0 0 1 1 0将 J-K 触发器转换成 T 触发器画出实验接线图：1CP CP 1SD 1 1RD 1 1J T VCC +5V 2CP 2SD1K 1 2 3 4 5 6 7 74LS76 16 1Q 15 1Q 14 GND 13 2K 12 2Q 11 2Q 10 2J 8 92RD实验步骤（1）分别在 SD、RD 端加低电平，观察并记录 Q、Q 端的状态。（2）令 SD、RD 端为高电平，T 端分别接入高、低电平，同时用手动脉冲作为 CP，然 后观察并记录当 CP 为 1-0 时 Q 端状态，并将结果填入表中。（3）令 SD=RD=1，T=1，CP 加入 1Hz 连续脉冲，观察并记录与 Q 端相连的电平指示 灯的状况。SD 0 1 1 1 RD 1 0 1 1 CP X X T X X 0 1 Qn 0 1 0 1 0 1 0 1 Qn+1 1 1 0 0 0 1 1 0当由有 74LS74 改装的 T 触发器和由 74LS76 改装的 T 触发器接入同一个时钟信号时， 分别于两者相连的电平指示灯以相等的时间间隔交替闪烁。说明两者的状态转换的时刻不 同。实验结论（1）74LS74 芯片的逻辑功能符合表达式Qn+1=D，CP↑ Qn+1=Qn，其他情况 所以 74LS74 芯片是上升沿 D 触发器。（2）74LS76 芯片的逻辑功能符合表达式Qn+1=JQn+KQn，CP↓ Qn+1=Qn，其他情况 所以 74LS76 芯片是下降沿 J-K 触发器。（3）D 触发器和 J-K 触发器可以转换成 T 触发器。D 触发器的特点是将输出端 Q 转换成输入端 D 的值； J-K 触发器的特点是当 J=1，K=0 时将输出端的值置 1,，当 J=0，K=1 时将输出端的 值置 0，当 J=K=1 时将输出端的反转，当 J=K=0 时将输出端的值保持； T 触发器的特点是当 T=1 时将输出端的值反转，当 T=0 时将输出端的值保持。指导教师批阅意见：成绩评定：指导教师签字年 月 日 备注：注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。2、教师批改学生实验报告时间应在学生提交实验报告时间后 10 日内。
【jk触发器实验报告】实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日实验内容：1. 利用 JK 触发器（74LS73）实现 74LS197 功能 2. 利用 JK 触发器（74LS73）实现 74LS194 功能实验内容 1一、实验目的利用 JK 触发器（74LS73）实现 74LS197 功能二、实验仪器及器件1.数字电路实验箱、示波器 2.器件：74LS73三、实验原理触发器的一个应用是对周期方波的频率进行分频。当脉冲波形加在一个 JK 触发器的时钟输入时，JK 触发器链 接成切换状态（J=K=1） ，这是 Q 输出就是一个频率为时钟输入频率一般的方波。因此，单个触发器可以用做除 2 芯片。触发器在每一个触发时钟边沿改变状态，这就产生了一个输出，它的频率变为时钟波形频率的一半。时钟频 率的进一步分频可以通过将触发器的输出用做第二个触发器的时钟输入来实现。以此类推， 用这种方式连接触发器， 就可以实现 2^n 分频，其中 n 是触发器的个数。因此，要实现 74LS197 的十六进制计数功能，就可以通过依次连接 4 个 JK 触发器（其中每个触发器的 Q 输出作为下一级的时钟输入） ，且 4 个触发器共用一个清零端。四、实验内容1.根据实验原理设计出利用 JK 触发器（74LS73）实现 74LS197 功能的逻辑电路； 2.用示波器记录输出波形，并与 74LS194 的波形进行比较。逻辑图如下：第 1 页，共 4 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日Proteus 模拟波形图如下 其中从下到上分别是 CP、Q0、Q1、Q2、Q3 的波形。对比后可知，该波形与 74LS197 进行十六进制计数时候的波形一致，说明逻辑电路正确，实验成功。第 2 页，共 4 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能2014 年 5 月 8 日实验内容 2一、实验目的利用 JK 触发器（74LS73）实现 74LS194 功能二、实验仪器及器件1.数字电路实验箱 2.器件：74LS73三、实验原理74LS194 为移位寄存器。它具有左移、右移，并行送数、保持及清除等 五项功能。其引脚图如右图所示。其中 Cr 为清除端，CP 为时钟输入端，S0、 S1 为状态控制端， DSR 为右移数据串行输入端， DSL 为左移数据输入端， D0、 D1、D2、D3 位并行数据输入端，Q0、Q1、Q2、Q3 为数据输出端。其功能 表如右所示。阅读 74LS73 的功能表，如右图所示。当 J 与 K 状态相反时，输出 Q 的状态与 J 相同。本实验模拟的 74LS194 功能要实现四输入四输出，因而需要四个触发器。对于清零的工作状态的实现，可通过四个触发器连接同一个清零端来解 决。考虑另外四种工作状态，可以使用四个四选一的数据选择器实现 J 的输 入。当 S1、 S0 分别为 00、 01、 10、 11 时实现的四个功能， 可以通过 A0、 A1、 A2 和 A3 分别连接对应的 Qn，Qn-1（或 DSR）、Qn+1（或 DSL）与需要送入的信号来实现。第 3 页，共 4 页实验报告SUN YAT-SEN UNIVERSITY院（系） 信息科学与技术学院 专 业 计算机类学 号 实验人班级13 计科一班实验题目利用 JK 触发器实现 74LS194 以及 74LS197 功能四、实验内容 1.根据实验原理设计出利用 JK 触发器（74LS73）实现 74LS194 功能的逻辑电路； 2.检验电路是否符合 74LS194 的功能。逻辑图如下：2014 年 5 月 8 日检验可得，该实验模拟得到的功能与 74LS194 一致。第 4 页，共 4 页第四章数字逻辑_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
第四章数字逻辑
&&数值逻辑
阅读已结束，下载文档到电脑
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，方便使用
还剩11页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢第五章 集成触发器_中国矿业大学信电学院：数字电子技术（冯小龙）_ppt_大学课件预览_高等教育资讯网
中国矿业大学信电学院：数字电子技术（冯小龙）：第五章 集成触发器
分类： 格式： 日期：日
第五章 集成触发器§ 1 基本 RS触发器§ 2 同步 RS触发器§ 3 主从触发器§ 4 边沿触发器§ 5 不同功能触发器间的转换主要内容本章要求基本概念触发器,是具有记忆功能的基本逻辑单元，一个触发器能够存贮一位二值信号。触发器输出：① 有两种可能的状态,0,1；② 输出状态在触发信号作用之下可以发生转变。③ 输出状态不只与现时的输入有关，还与原来的输出状态有关；记忆,有外触发时,触发器状态改变 ;触发信号撤除,维持状态不变 。 逻辑电路输入触发信号输出状态信号触发器模型触发器分类：电平触发脉冲触发边沿触发按结构分,基本 RS触发器钟控 RS触发器主从触发器边沿触发器按功能分,RS触发器JK触发器D触发器T触发器T′触发器按触发方式分：返回基本 RS触发器，又称 RS锁存器，是各种触发器电路中结构形式最简单的一种，也是各种复杂电路结构触发器的基本组成部分。一、电路结构§ 1 基本 RS触发器由两个与非门首尾相接，交叉耦合构成。DR DS。和有两个互补输出端。和有两个触发输入端Q QS DDRDR DS在触发器中，通常用 Q的状态表示触发器的状态，即,0,11,0QQQQ为触发器的 0状态；为触发器的 1状态。S R也可由或非门构成 RS触发器输入 RD=1,SD=1时101 1100101 QQ01 QQ① 若原状态：输出,保持原态&G1 &G2Q QDR DS二、工作原理② 若原状态,10 QQ输出：1 101 QQ01 QQ输入 RD=1,SD=1时 ① 若原状态,输出,保持原态&G1 &G2Q QDR DS② 若原状态：输出,保持原态10 QQ10 QQ010110态。输出维持原时结论：,11?DD SR&G1 &G2Q QDR DS输入 RD=0,SD=1时 ① 若原状态,10 QQ110010 10输出,10 QQ 保持原态② 若原状态,01 QQ011010 10输出,10 QQ&G1 &G2Q QDR DS输入 RD=0,SD=1时 ① 若原状态,10 QQ输出,10 QQ 保持原态态。触发器为，输出时结论,0 01 10, QQSR DD输入 RD=1,SD=0时 ① 若原状态,10 QQ1 01 01001输出,01 QQ&G1 &G2Q QDR DS输入 RD=1,SD=0时 ① 若原状态,10 QQ输出,01 QQ&G1 &G2Q QDR DS② 若原状态,01 QQ输出,01 QQ 保持原态0 10 1011 0态。触发器为，输出时结论,1 1 01,0 QQSR DD输入 RD=0,SD=0时0 01 1不论原态如何，输出全是 1&G1 &G2Q QDR DS1.当 RD=SD=0时,Q = Q = 1 违背互补输出的条件,故不允许 RD=SD=0同时输入。2.当 RD=SD=0同时变为 1时，翻转快的门输出变为 0，另一个维持为 1,不得翻转。基本 RS触发器小结11)1( DD SR 电路维持原状态不变。10)2( DD SR RD 触发,Q=0,Q=1。在 RD =0信号消失后，电路保持 0状态不变。 RD 端称为 置 0输入端或 复位端 。01)3( DD SR00)4( DD SRSD 触发,Q=1,Q=0。在 SD =0信号消失后，电路保持 1状态不变。 SD 端称为 置 1输入端或 置位端 。Q=Q=1，不是定义的 1状态和 0状态。而且 RD,SD同时回到 1以后，无法确定触发器是 1状态还是 0状态。因此，正常工作时，输入信号应遵守 RD + SD =1的约束条件，即不允许输入 RD =SD =0的信号。注：⑴ 称触发器的新状态或次态为 Qn+1；⑵ 称触发器的原状态或初态为 Qn 。基本触发器的 真值表1 1 不变0 1 0 11 0 1 00 0 不定1?nQDR DS 1?nQ输入信号直接加在输出门上，在输入信号全部作用时间内，都能直接改变输出端的状态。故又称基本 RS触发器为直接复位、置位触发器。为电平触发方式 。三、动作特点约束条件,RD + SD =1DR DS返回在数字信号系统中，为协调各部分的动作，常常要求某些触发器于 同一时刻动作 。为此，必须引入 同步信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做 时钟脉冲,或称为 时钟信号,简称 时钟,用 cp表示。这种受时钟信号控制的触发器称为 时钟触发器,钟控 RS触发器,同步 RS触发器 。§ 2 同步 RS触发器由 G1,G2组成基本 RS触发器,由 G3,G4组成输入控制 (导引 )电路。cp控制翻转时间,R,S决定翻转状态。QR SQcp1R 1SC1一、电路结构& &G1RQG2SQ& &cpG3 G4二、工作原理3,4门被封锁,R,S不会影响输出状态，故触发器维持原状态不变 。R,S信号通过 G3,G4反相加到 基本 RS触发器 上，使触发器状态 跟随输入信号状态的变化而改变 。基本RS触发器& &G1RQG2SQ& &cpG3 G41 10DR DS1cp=0时，cp=1时，真值表约束条件 R?S=0cp=1的全部时间内,R,S变化都将引起触发器状态变化。为 电平触发方式 。R S Qn+1 功能说明0 00 11 01 1Q10d不变置 1置 0不定三、动作特点RDSD=11RDSD=10RDSD=01RDSD=00触发器真值表不直观，若将 Qn称为状态变量，作为一个变量列入真值表，就得到触发器的 特性表 （或 功能表 ）。四、功能描述方法1.特性表同步 RS触发器特性表利用约束条件求特性方程Qn+1 =S + RQnR?S=0Qn R S Qn+10 0 0 00 0 1 10 1 0 00 1 1 不定1 0 0 11 0 1 11 1 0 01 1 1 不定100 01 11 1001RSQnd011 00d2.特性方程R S Qn+1 功能说明0 00 11 01 1Q 10d不变置 1置 0不定Qn? Qn+1 R S0 0? 00 1 0 11 0 1 01 1 0?3.激励表 根据状态变化要求,找出输入信号 (激励信号 )规律Qn R S Qn+10 0 0 00 0 1 10 1 0 00 1 1 不定1 0 0 11 0 1 11 1 0 01 1 1 不定特性表4.状态转换图独立状态 ―― 有标号的圈表示转移方向 ―― 现态?次态转移条件 ―― 输入条件0 1R=0 S=1R=0S=?R=?S=0R=1 S=0Qn? Qn+1 R S0 0? 00 1 0 11 0 1 01 1 0?三要素使输出全为 1CPRSQQSet ResetCP撤去后状态不定不变5 波形图R S Q(n+1) 功能说明0 00 11 01 1Q10d不变置 1置 0不定0 1R=0 S=1R=0S=?R=?S=0R=1 S=0（ 1）为了适应单端输入信号的场合,有时把同步 RS触发器作成S=D,R=D的形式，称为 D锁存器。 Qn+1 =D。如 74LS75为 4D锁存器。说明：输入端D&G1 &G2Q Q&G3 &G4CP控制端满足R?S=0Qn+1 =S + RQn=D＋ DQn=DD Q n +10 01 1功能表 波形图CPDQQ说明 (续 )（ 2） cp=1期间,若输入信号 多次发生变化,则触发器状态将 多次翻转,从而降低了电路的抗干扰能力。作为计数使用时，将发生 空翻 。CPDQ（ 3）基本 RS触发器和同步 RS触发器的不足,① 输入有 约束条件,② 存在 空翻现象 。返回一、主从 RS触发器1.电路结构：由两个相同的同步 RS触发器组成,cp相位相反。QQCP&&&&&& &&G3G1G7G5 G9G4G2G8G6SRQ/Q/1主触发器从触发器§ 3 主从触发器CPQQCPR2 S2CF从Q QR1 S1CF主Q QSR'Q 'Q7,8门打开，可以翻转，由 R,S决定。如 R=0,S=1→ Q'=1；2.工作原理（ 1） cp&&&&&& &&G3G1G7G5G9G4G2G8G6SRQ/Q/1CPCPQ Q设原态 Qn=03,4门被封锁,维持原状态不变，Q=0。称上升沿存贮准备阶段 。从,cp=0011010主,cp=1，10R S Q(n+1) 功能说明0 00 11 01 1Q10d不变置 1置 0不定7,8门被封锁，隔断主触发器与R,S的联系。使 Q'=1维持不变；(Q'=1)3,4门打开，可以翻转，决定于R(/Q’),S(Q’)，则 Qn+1= Q'=1，称下降沿触发翻转阶段。从,cp=1（ 2） cp&&&&&& &&G3G1G7G5G9G4G2G8G6SRQ/Q/1CPCPQ Q01101010主,cp=0(3)cp=0期间,01① 主触发器与 R,S无联系，即 R,S变化不能使 Q’ 变化。② 从触发器翻转成主触发器的状态，即 Qn+1= Q’。 Q’不变,Qn+1 = Q’后亦不再变，故一个脉冲，只能翻转 一次,无空翻现象 。（ 1）主从结构 RS触发器，完成 RS触发功能，与同步 RS触发器一样 仍有约束 R*S=0。说明,DD SR,（ 2）主从 RS触发器为 脉冲触发 。 准备； 翻转。（ 3） 集成触发器多有异步输入端 （ 74LS71）。功能更完善，且 R=S=1时，触发器状态也确定的一种触发器。二、主从 JK触发器1、结构特点SR&&&&&& &&G3G1G7G5QG9G4G2G8G6QCPSRQ/Q/1R＝ K QR→ K,S→ JS＝ J Q将从触发器的 Q,Q 端作为一对附加控制信号，接回到输入端。功能上已与 RS触发器不同，故用 J,K表示信号输入端，称主从 J,K触发器。K J2、工作原理K S JR&&&&&& &&G3G1G7G5QG9G4G2G8G6QCPQ/Q/1R＝ K Q S＝ J Q R S Q(n+1) 功能说明0 00 11 01 1Q10d不变置 1置 0不定J=K=0时，相当 R=0,S=0,维持原态不变J=0,K=1时，相当 R=Q,S=0，Qn=0时,RS=00→Q n＋ 1＝ 0Qn=1时,RS=10→Q n＋ 1→ 0 置 0J=1,K=0时，相当 R=0,S=Q，Qn=0时,RS=01→Q n＋ 1→ 1Qn=1时,RS=00→Q n＋ 1＝ 1 置 1J=1,K=1时，相当 R=Q,S=Q，Qn=0时,RS=01→Q n＋ 1→ 1Qn=1时,RS=10→Q n＋ 1→ 0此时,Q状态在 cp作用下，交替翻转，称为 计数翻转,Qn＋ 1=Qn 。3、功能描述（ 1）特征表和特征方程真值表,特征表：Qn J K Qn+10 0 0 00 0 1 00 1 0 10 1 1 11 0 0 11 0 1 01 1 0 11 1 1 0J K Qn+10 0 Qn0 1 01 0 11 1 QnJK=00时,维持原态不变,Qn＋ 1 = QnJK=01时,置 0 Qn＋ 1 =0JK=10时,置 1 Qn＋ 1 =1JK=11时,计数翻转 Qn＋ 1 = Qnnnn QK QJQ 11 11 100 01 11 1001JKQn特征方程：J=0K=×J=×K=00 1J= 1,K=×J=×,K= 1(2)驱动表(3)状态转换图Qn Qn+1 J K0 0 0 ×0 1 1 ×1 0 × 11 1 × 0Qn J K Qn+10 0 0 00 0 1 00 1 0 10 1 1 11 0 0 11 0 1 01 1 0 11 1 1 0cpJKQ主Q＝ Q从(4)时序图0 1J=1 K=?J=?K=0J=0K=?J=? K=1翻转 置 0 保持 置 1 置 0故当 cp为 时,Q翻成 Q＝ Q’＝ 1的错误状态。(1)cp=1期间 J,K不能变化，否则可能产生误动作。只有 两种情况会产生错误：4、一次变化Q=0时,J,0 →1Q=1时,K,0 →1G9K J&&&&&& &&G3G1G7G5QG4G2G8G6QCPQ/Q/1100(2)一次变化 (错翻一次,不再恢复 )：分析,因为 Q,Q引回 7,8门输入端，必然封锁一个门，设 Q=0,封锁 7门 。1t1时刻，如 J:0→ 1,不管 K如何,会使 Q’=1。＝ 100 111t2时刻，如 J:1→ 0,Q’ 维持为 1,不再变化。自行分析,Cp＝ 1期间,如 Q＝ 1,而 K由 0→ 1时的过程 。此时,Q’ 会变化吗？t0时刻,J=K=0,设计应使 Q和 Q’ 保持不变 。只会发生 1次变化CPJKQ/Qt1 t2t0说明。、异步输入端 S DDR)1(无论 cp状态如何,直接作用端，～置端、～清 10 S DDR电平有效。高、④有的触发器为触发输入为止。直到有新的状态不变，撤除后，维持、③。不能同时为、②，置、置无论何时，注：①01 00 0DDDDDDDDSRSRSRSRG9K J&&&&&& &&G3G1G7G5QG4G2G8G6QCPQ/Q/1DSDR说明（续）,G9K J&&&&&& &&G3G1G7G5QG4G2G8G6QCPQ/Q/1DSDR 。、异步输入端 S DDR)1(10 11001 1011141Q0Q SG0G61G81G50＝＝＝＝＝＝＝＝如DD ＝QR。触发器清＝ 0,0 1＝QQ异步置 1,自行分析。作用原理：说明（续）,(2) 有些集成电路产品中，输入端有多个，如 J1,J2,J3和 K1,K2,K3等，则 J=J1*J2*J3,K= K1*K2*K3 。符号：低电平有效下降沿翻转时钟输入端QJ cp K1J C1 1KQDR DSQcp1J C1 1KQDR DSK1K2K3J1J2J3& &(2)主触发器本身仍是一个同步 RS触发器，故在 cp=1期间输入信号对主触发器起控制作用。5、动作特点(1)触发器翻转为两步动作，cp=1期间主触发器接收输入信号，被置成相应状态，从触发器维持不变；在 cp 时刻，触发器翻转成主触发器状态。主从 JK触发器已克服了空翻和输入的约束条件，但仍存在一次翻转的缺陷。返回① 维持阻塞边沿触发器 ；②利用各门电路传输延迟时间的不同构成边沿触发器；③利用 CMOS传输门的边沿触发器；④利用二极管进行配置的边沿触发器等。§ 4 边沿触发器主要有：边沿触发器即利用 cp边沿触发的触发器，也就是触发器的次态 仅取决于 cp信号的上升沿 (↑ )或下降沿 (↓ )到达时刻输入信号的状态。一、边沿 JK触发器 (74LS112)(P128)⑴ 自学工作原理（了解）。⑵ 原理提示,① 由或非门 G1,G2和与非门 G4,G5构成基本触发器。② 与非门 G7,G8构成触发引导门,且 G7,G8 的 延迟时间大于 基本触发器的 翻转时间 。③ 下降沿触发。QJ cp K1J C1 1KQDR DS⑶ 符号利用各门电路传输延迟时间的不同构成的边沿触发器二、维持阻塞 D触发器维持阻塞结构的触发器形式较多，有对称、非对称之分；有维持阻塞 RS触发器和维持阻塞 D触发器等。1、电路结构6与非门组成对称形式，其中 1,2,3,4、为同步触发器，集成芯片如 74LS74。维0线CP& &&& &&阻 0线阻 1线维1线G2G3G5G4G6G1Q QD2、工作原理① CP=0期间,G3=G4=1G3=G4=1反馈到G5,G6的输入，G5＝ 1,G6＝ 0100110&G1&G2QQDcp&G3&G4&G5&G6维1线阻 0线 维0线阻 1线 001设原态 Q=0，并设 D=1 1100110001② CP正沿到达时G3G4开启，使G3=0,G4=1。→ Q翻转为 1 →1→1&G1&G2QQDcp&G3&G4&G5&G6维1线阻 0线 维0线阻 1线1 0设原态 Q=0，并设 D=1① CP=0期间,G3=G4=1G3=G4=1反馈到G5,G6的输入，G5＝ 1,G6＝ 011111001&G1&G2QQDcp&G3&G4&G5&G6维1线阻 0线 维0线阻 1线1 0③ CP正沿过后,G3=0将 G4,G5封锁,使G5=1，维持 G3=0。因此以后 CP=1期间 D的变化不影响输出。010设原态 Q=0，并设 D=1① CP=0期间,G3=G4=1G3=G4=1反馈到G5,G6的输入，G5＝ 1,G6＝ 0② CP正沿到达时G3G4开启，使G3=0,G4=1。→ Q翻转为 11其它情况（ D＝ 0）时的翻转以及异步清 0、异步置 1的工作原理，请大家自己分析。工作原理小结,(1)cp=0,3,4门被封锁，触发器维持原状态不变(2)cp 时刻，触发翻转，状态由 D决定,Qn+1=D。(3)翻转后，在 cp＝ 1期间，靠 4条反馈线（维持、阻塞线）维持新状态，无空翻。说明,2,边沿触发抗干扰能力强，且不存在空翻，应用较广泛。1.在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。边沿 D触发器功能表符号CP D Qn+ 10? Qn1? Qn0 01 1上升沿触发QD cp1D C1QDR DS无圈,○,,上升降沿翻转异步置 1端异步清 0端3、功能描述(1)特征表和特征方程特征表：特征方程,Q n+1=D(2)驱动表(3)状态转换图Qn D Qn+10 0 00 1 11 0 01 1 1Qn Qn+1 D0 0 00 1 11 0 01 1 10 1D=1D=1D=0D=0CP D Qn+ 10? Qn1? Qn0 01 1(4)时序图CPDQ(设原态 Q=1)DRDS异步清 0 异步置 1变 0转 变 0变转 1Q n+1=DnQD cp1D C1QDR DS形式上也是一种主从结构，由或非门组成基本触发器,具有完全不同的动作特点。三,CMOS边沿触发器⒈ 电路结构≥ 1TG1Dcp G3QTG3 ≥ 1 1TG2≥ 1TG4≥ 11cpcpcpcpcpcpcpQ主Q主 QQ从Q从G1G2 G4G5G6主触发器 从触发器S R≥ 1TG1Dcp G3QTG3 ≥ 1 1TG2≥ 1TG4≥ 11cpcpcpcpcpcpcpQ主Q主 QQ从Q从G1G2 G4G5G6传输门 TG2,TG3，在 cp＝ 1 时导通。传输门 TG1,TG4，在 cp＝ 0 时导通。⒉ 工作原理（复习传输门的导通条件）≥ 1TG1Dcp G3QTG3 ≥ 1 1TG2≥ 1TG4≥ 11cpcpcpcpcpcpcpQ主Q主 QQ从Q从G1G2 G4G5G6cp＝ 0时××① TG1,TG4导通； TG2,TG3关断，切断主从触发器间的联系，保持不变。,QQDDD ＝主Q D ＝主Q?为接收信号作准备。②≥ 1TG1Dcp G3QTG3 ≥ 1 1TG2≥ 1TG4≥ 11cpcpcpcpcpcpcpQ主Q主 QQ从Q从G1G2 G4G5G6cp＝ ↑ 及 cp＝ 1时① TG2,TG3导通； TG1,TG4关断，切断外输入信号和主触发器间的联系，使 D的变化不再影响触发器的状态。×× DDD ＝主Q D ＝主Q?DDDDDQQQQ G6 ＝，即：反相形成通过 主主②DDQQQQ G5G 3,＝，即：两次反相形成通过 主主③保持状态作准备。通）时（＝为＝另外,主从 QDQQ TG0cp,4?④输出状态转换发生在 cp上升沿，称上升沿触发的边沿触发器。说明：(1)cp,cp作用，使主、从触发器一通一止，无空翻。(2)传输门的 cp,cp互换，可实现下降沿触发。(3)有异步清 0、置 1输入(4)若双端输入，为 JK触发器，如 CC4027双 JK触发器。3,动作特点：D&≥ 1 &JKQnnnnnnnnnQKQJKJQKQJQKQJKQQJD)()()(nnn QKQJDQ 1返回同时具有保持、翻转功能的触发器，又称可控的翻转触发器 。 有一个控制端 T：当 T=0时，保持；T=1时，翻转。即变成 T’ 触发器。§ 5 不同功能触发器间的转换触发器按功能分有 RS触发器,JK触发器,D触发器,T触发器和 T’触发器。一,T和 T’触发器⒈ T’ 触发器,只有翻转功能的触发器，又称翻转触发器、计数触发器，即每来一个时钟脉冲，状态改变一次。⒉ T触发器：(1)不单独生产，由其他触发器转换而得 ;(2)翻转时刻由被转换的触发器决定。T触发器功能描述真值表,特征表,激励表：0 0 00 1 11 0 11 1 0Qn Qn+1 TQn T Qn+10 0 00 1 11 0 11 1 0特征方程：T Qn+10 Qn1 Qnnnnn QTQTQTQ 1说明：转换为 T’功能触发器二、触发器类型转换转换方法：即原输入端 → 通过转换电路 → 新触发输入端。求转换逻辑电路。1,J K触发器的转换 (→D,→T,→T’),JK触发器→ D 触发器→ T 触发器nnn QKQJQ 1nnnnnQDQDQQDDQ)(1nnn QTQTQ 1DKDJ,可得：TKJ,可得,T 转换为 T功能触发器转换为 D功能触发器1 KJ当：QJ cp K1J C1 1KQDR DSTQJ cp K1J C1 1KQDR DS&D＝ 1→ T’触发器2,D触发器的转换 (→JK,→T,→T’),D触发器,DQ n1→ JK 触发器 nnn QKQJQ 1nn QKQJD可得,转换为 JK功能触发器nnnn QTQTQTQ 1nQTD可得,转换为 T功能触发器→ T 触发器nn QQ1nQD?可得,转换为 T’功能触发器→ T’ 触发器&J≥ 1&&QD cp1D C1QDR DSKT=1QD cp1D C1QDR DSQD cp1D C1QDR DS例：已知某触发器的真值表，试用 JK触发器和少量门实现。A B Qn＋ 10 00 11 01 1/Qn1Qn0解 1：nnnnnnnnnnnQBAQAQBABAQBABAQBAQQBAQBAABQBABAQBAQ)()()()(01nnn QKQJQ 1BAKAJ电路：解 2,A B Qn＋ 10 00 11 01 1/Qn1Qn0J K1 11 00 00 1J1 10 00 101BA1 00 10 101BAKAJ?BAAB B AK电路,由 JK触发器特性表可知，Qn＋ 1和 JK的关系如表所示。由此可求得 JK的表达式如下：返回本章要求⒈ 熟练掌握各种功能触发器的功能特性,特性表、特征方程、激励表、状态图、波形图。⒉ 掌握不同功能触发器的相互转换。作业,5.3,5.65.7 要求写出表达式后再画波形。5.8 注意触发器的翻转时刻。本章完思考,5.9,5.10,5.13,5.14例：基本 RS触发器的消抖作用DSDRQA→B B→ADR DSS RDRDS1R QQ1SVccK1 AB欲构成消抖电路如何连线？5.9 P137010QCPCPCPQQKJQQKJnn1111101000110101211QQQQΦQΦ）超前（，相差9090,2121ΦΦΦΦ下降沿翻转下降沿翻转5.10 P137分析：1.D触发器,上升沿翻转,2.有异步清零端,BCPACP211221QDQD清零清零未结束,CP2不起作用,D1=1D2=05.14 P138分析：1.主从 JK触发器,可能会发生,一次空翻,现象,2.有异步清零端,0 KAJ,nnnnQAQQAQ1CP=1时,若 Qn=0,且 J由 0→1;或者,若 Qn=1,且 K由 0→1时发生,检,1”说明,CP=1时,只要出现 A脉冲 (1信号 ),无论 A脉冲宽度如何 (窄 ),输出即产生一个脉冲,输出脉宽为 CP的低电平时间,nD QCPRJ=A=1产生1次翻转Q从 =Q主 /RD=0,清零tpd5.13 P1381.触摸时,相当 K合上,Sd=1,否则 Sd=0.2.F1:因 CP1=0,故 F1仅靠异步置 1或清 0翻转,K合上,Sd=1 → 置 1,Q1=1;Q1→1( /Q1→0 ),经 RC延时,Rd=1→ 清 0→Q1=0;3.F2:计数翻转方式,Q1由 0→1 时翻转,分析：
课件名称：课件分类：电子与通信课件类型：教学课件文件大小：6.02MB下载次数：12评论次数：3用户评分：8.7
4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20.}