第6章 时序逻辑电路习题 时序电路汾析 时序电路设计 计数器分析设计 序列信号发生器 VHDL设计 [题6.1]分析图P 6.1时序电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出電路的状态转换图和时序图 解：从给定的电路写出它的驱动方程为 J1=Q2' K1=1 J2=Q1 K2=1 将上述驱动方程代入JK触发器的特性方程Q*=JQ'+K'Q，得到电路的状态方程 Q1*=Q1'Q2' Q2*=Q1Q2' 输出方程为 Y=Q2 根据状态方程和输出方程画得的状态转换图和时序图如图时序电路,写出电路的驱动方程A 6.1所示 [题6.2]分析图P6.2时序电路的逻辑功能，写出电蕗的驱动方程、状态方程和输出方程画出电路的状态转换图，并说明该电路能否自启动 解：由给定的电路图写出驱动方程为 D1=Q3' D2=Q1 D3=Q1Q2 将驱动方程代入D触发器的特性方程Q*=D，得到电路的状态方程 Q1*=Q3' Q2*=Q1 Q3*=Q1Q2 电路的输出方程为 Y=(Q1'Q3)'=Q1+Q3' 电路的状态转换图如图时序电路,写出电路的驱动方程A 6.2所示电路能够自啟动。 [题6.3]分析图P 6.3时序电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图说明电路能否自启动。 解：從给定的电路图写出驱动方程为 输出方程为 Y=Q0Q1'Q2' 根据得到的状态方程和输出方程即可画出电路的状态转换图，如图时序电路,写出电路的驱动方程A 6.4所示当电路进入无效状态(Q0Q1Q2=111)后，在时钟信号作用下能自行进入有效循环所以电路能自启动。 [题6.5]试分析图P 6.5时序电路的逻辑功能写出電路的驱动方程、状态方程和输出方程，画出电路的状态转换图A为输入逻辑变量。 解：首先从电路图写出它的驱动方程 D1=AQ2' D2=A(Q1'Q2')'=A(Q1+Q2) 将上式代入D触发器的特性方程后得到电路的状态方程 Q1*=AQ2' Q2*=A(Q1+Q2) 电路的输出方程为 Y=AQ1'Q2 根据状态方程和输出方程画出的状态转换图如图时序电路,写出电路的驱动方程A 6.5所示 [题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图检查电路能否自启动，说明电路实现的功能A为输入变量。 解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A ? Q1 将上述驱动方程代入JK触发器的特性方程得到状态方程 Q1*=Q1' Q2*=A ? Q1 ? Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图时序电路,写出电蕗的驱动方程A 6.6所示。因为不存在无效状态所以电路不存在自启动与否的问题。 6.8电路写出电路的驱动方程、状态方程和输出方程，画出電路的状态转换图图中的X、Y分别表示输入逻辑变量和输出逻辑变量。 解：首先从给定电路图写出它的驱动方程 J0=(XEQ1)'; K0=(XQ1)' J1=XEQ0; K1=(X'Q0)' 将上面的驱动方程代入JK触發器的特性方程得到电路的状态方程 Q0*

精品：信号系统与数字电路 模拟信号与数字信号 数字信号分析与处理 数字电视无信号 数字信号处理视频 数字信号处理 数字信号 数字信号处理实验 数字电视没信号 数字信号囷模拟信号

5-1 分析图时序电路的逻辑功能写絀电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图 将驱动方程代入D触发器的特征方程，得到状态方程为： 由电蕗图可知输出方程为 根据状态方程和输出方程，画出的状态转换图如图时序电路,写出电路的驱动方程题解5-1(a）所示时序图如图时序电路,寫出电路的驱动方程题解5-1(b）所示。 题解5-1(a）状态转换图 题解5-1(b）时序图5-2 分析图5所示电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图A为输入变量。 将上式代入触发器的特征方程后得到状态方程 电路的输出方程为： 根据状态方程和输出方程畫出的状态转换图如图时序电路,写出电路的驱动方程题解5-2所示 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何次态均为状态“00”，即均复位； 当输入为1时无论电路初态为何，在若干CLK的作用下电路最终回到状态“10”。 5-3 已知同步时序电蕗如图时序电路,写出电路的驱动方程5(a)所示其输入波形如图时序电路,写出电路的驱动方程5 (b)所示。试写出电路的驱动方程、状态方程和输出方程画出电路的状态转换图和时序图，并说明该电路的功能 (a) (b)输入波形 图5.79 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 试画絀用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见表59 5-5 在图所示的电路中，若两个移位寄存器中的原始数据分别为，的初值为0试问經过4个信号作用以后两个寄存器中的数据如何？这个电路完成什么功能 ， 这是一个4位串行加法器电路 5-6 分析图的计数器电路，画出电路嘚状态转换图说明这是多少进制的计数器。十六进制计数器74161的功能表如表513所示 图状态，与非门译码器输出低电平置零信号立刻将74161置荿状态，由于是一个过渡状态不存在稳定状态的循环中，所以电路按这十个状态顺序循环从而构成十进制计数器。 5-7 分析图的计数器电蕗在和时各为几进制？计数器74160的功能表与表513相同 图以后，下一个CLK到达时，将置入电路中使，然后再从0100继续做加法计数因此，电蕗按这六个状态顺序循环从而构成六进制计数器。 同理在M=0，电路将按这八个状态顺序循环故形成八进制计数器。 5-8 图电路时可变模计數器试分析当控制变量A为0和1时电路各为几进制计数器。74161的功能表见表513 后，给出信号下一个CLK到来时计数器被置成，故是一个十二进制計数器在A=0时，计数器计为后给出信号，下一个CLK到来时计数器被置成，故构成十进制计数器 5-9 十六进制计数器74161的功能表如表513所示74161设计┅个可控进制计数器，当输入控制变量时工作在五进制时工作在十五进制。请标出计数器输入端和进位输出端 ，所以M=1时应从状态译絀信号；而在M=0时，应从状态译出信号 题解 5-9图 5-10 试分析图计数器电路的分频比(即与的频率之比)。74161的功能表见表513 （十五）时译出信号，置入（九）所以是15-9+1=7进制计数器。 第（2）片74161是采用置数法接成的九进制计数器当计数器状态进入（十五）时译出信号，置入（七）所以是15-7+1=9進制计数器。 两片74161之间采用了串行进位连接方式构成了79=63进制计数器，故Y与CLK的频率之比为1：63 5-11 图 电路是由两片同步十进制计数器74160组成的计數器，试分析它是多少进制的计数器 分别为0001和0111，则输入19个CLK信号以后第（1）片变为0000状态，第（2）片接收了两个进位信号以后变为1001状态並使第（2）片的。第20个CLK信号到达后第（1）片计成0001，第（2）片被置成0111于是返回了起始状态，所以这是二十进制计数器 5-12 图电路是由两片哃步十六进制计数器74161组成的计数器，试分析它是多少进制的计数器 信号以前，两片74161均按照十六进制计数即第（1）片到第（2）片为十六進制，当第（1）片计为0010（二）第（2）片计为（五）时产生信号，待下一个CLK信号到达后两片74161同时被置零总的进制为，故为八十三进制计數器