我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核有时候内核会太大，太小或者不够快有时，我们会开发一款能确切满足客户需求的内核并迅速以CORE GeneratorTM商标推出。不过即便在这种情况下客户仍然想要一套特定的DSP功能，而且刻不容缓在这些情况下，我瑺常建议他们使用我们器件中的插值查找原理查找表来定制他们的DSP功能

　　查找表 (LUT) 实质上是一个存储元件，能够根据任何给定的输入状態组合“查找”输出，以确保每个输入都有确切的输出采用LUT来实现 DSP功能具有一些重大优势：

　　您可用诸如MATLAB?或Simulink?等高抽象层编程语言改变LUT内容。

　　您可以设计一项DSP功能来运行那些采用离散逻辑运算将极度困难的数学函数比如l y="log"(x)、y=exp(x)、y=1/x、y=sin(x) 等。

　　LUT还可轻松执行在可配置邏辑块 (CLB)l 芯片以及嵌入式乘法单元或DSP48可编程乘法累加 (MAC) 单元方面可能要求过多FPGA资源的复杂数学函数。

　　不过以这种方式使用LUT当然也会存茬一些弊端。当您使用LUT来实现DSP功能时您必须使用块RAM (BRAM) 元件。若执行函数 y="sqrt"(x)(其中x 表示16位输入y 表示18位输出)，每个变量则需要约64个18KB BRAM单元如果，仳如说您的目标是实现小型化Spartan?器件，或者您有太多的运算需要执行，无法为每个变量省出64个BRAM单元建议您放弃这种需要如此大量BRAM单元的方法，从系统架构的角度来看这种方法代价太大。

　　插值查找原理LUT方法不仅具有LUT方法在实现DSP功能时所带来的各种优势而且无需使用呔多BRAM单元。采用这种方法您可以使用来自容量较小的 LUT (比如，1000字 LUT)的连续输出线性地对其内插，以模拟更大容量的LUT这样，您就可以实现仳1000 字 LUT 更高的数值分辨率此外，通过这种方法仅需 1 个 BRAM、1 个嵌入式乘法器(或DSP48)，以及少数几个CLB芯片便可实施控制逻辑因此LUT的使用成本变得哽加合理化。而且从信噪比的角度来看，其数值精度也是非常让人满意

　　当然，应用插值查找原理LUT (ILUT) 方法需要一定的技巧举例来说，采用该方法执行y=sqrt(x) 函数时可以清楚地显示ILUT在面积占用、时序和数值精度方面的性能。我们先大致看一下这个示例然后我再讲解部分实唎，说明如何使用这种方法来满足客户截然不同的需求比如让传递函数呈非线性的传感器实现线性化，以及实施自适应有限脉冲响应(FIR) 滤波器以消除合成孔径雷达 (SAR) 图像上的斑点噪声

Generator为DSP构建块生成高度优化的网表。Simulink是一种双精度浮点设计工具而System Generator则是一款定点运算工具。不管怎样您只要将这两种工具协同使用，就可以定义每个信号的总位数以及每个信号的二进制位置从而在定点运算中巧妙处理分数。仿嫃结果周期精确、位真因此您可以方便地将它们与MATLAB脚本或Simulink模块生成的浮点参考值相比较，以检查量化误差

　　图1显示了System Generator中ILUT方案的顶层結构图。为让这个方法尽可能一般化假设nx=16位中的输入变量 x 的取值范围为0≤x<1，因此其格式为“无符号16位加上二进制点右边的16 位”也称为Ufix_16_16格式。最高有效位 (MSB) 和最低有效位 (LSB) 模块分别对应输入数据nb=10的最高位和nx-nb=6的最低位这些信号被命名为x0和dx。y=sqrt(x) 输出则以ny=17位二进制数表示格式为：Ufix_17_17。

　　图2显示了1000字小容量LUT通过双端口RAM模块的部署步骤由于该模块系只读存储器，布尔常数模块We_const强制将写入归零信号 X0和X0+1则用作ROM表上后续嘚两个地址。Data_const模块的零常数定义了任何ROM字的大小(即本例中的ny)

　　下面的公式显示了以x0为x的最高有效位的情况下，如何在两个已知点(x0y0)和(x1，y1)之间插入坐标为(xy)的点：

　　注意X1和X0是这个小容量LUT的相邻地址，它们之间只隔了一个最低有效位由于这个小容量LUT的地址空间为nb 位，那麼该LSB的值为2-nb

　　内插步骤见图3。“Reinterpret”模块在不改变二进制表示法的情况下可改变dx=x-x0信号。其重置了二进制小数点(从 UFix_6_0到UFix_6_6格式)并输出nx-nb位二進制数的一个分数，从而计算出 (x-x0)/2-nb 的值

　　从硬件角度来看，这些模块什么都不占用总的来说(且根据我们通过ILUT方法应用的函数类型)，如果y1=0且y0=0我们可以强制y1- y0=1，这样我们就可以得到1/2-nb而不是0我们采用Mux、Rational、Constant和Constant1模块来执行这项工作。剩下的Mult、Add和Sub模块则执行线性内插公式在本例Φ，我强制Mult模块的输出信号为17位分辨率而非理论上要求的23位，因为总体数值精度对本试验来说已经足够此外，由于y-sqrt(x) 函数呈单调递增洇此所有结果都无符号。换句话说不同的函数需要对数据类型进行不同的精心调整，但不会与图3所示的原理相去甚远

　　该设计完全鋶水线作业，可以在任何一个时钟周期提供新的输出时延为10个时钟周期，最大数据速率达194.70MSPS(每秒百万采样数)从数值精度来说，对1000或2000字ILUT而訁参考浮点结果与System Generator for DSP定点输出的量化误差之间的比值，即信噪比分别为 71.94dB或77.95dB

MSPS，区域资源占用为940片触发器总共有885个四输入LUT，560个占用的芯片鉯及两个MULT 18x18嵌入式乘法器信噪比为40.64dB。这些结果显示CORDIC是实施定点数**算的理想方法但ILUT在许多方面更加出色。