浏览4542次
Cortex-M3是一个32位的核，在传统的单片机领域中，有一些不同于通用32位CPU应用的要求。谭军举例说，在工控领域，用户要求具有更快的中断速度，Cortex-M3采用了Tail-Chaining中断技术，完全基于硬件进行中断处理，最多可减少12个时钟周期数，在实际应用中可减少70%中断。
　　单片机的另外一个特点是调试工具非常便宜，不象ARM的仿真器动辄几千上万。针对这个特点，Cortex-M3采用了新型的单线调试(Single Wire)技术，专门拿出一个引脚来做调试，从而节约了大笔的调试工具费用。同时，Cortex-M3中还集成了大部分存储器控制器，这样工程师可以直接在MCU外连接Flash，降低了设计难度和应用障碍。
　　ARM Cortex-M3处理器结合了多种突破性技术，令芯片供应商提供超低费用的芯片，仅33000门的内核性能可达1.2DMIPS/MHz。该处理器还集成了许多紧耦合系统外设，令系统能满足下一代产品的控制需求。ARM公司希望Cortex-M3核的推出，能帮助单片机厂商实.
　　Cortex的优势应该在于低功耗、低成本、高性能3者(或2者)的结合。
　　Cortex如果能做到 合理的低功耗(肯定要比Arm7 & Arm9要低，但不大可能比430、PIC、AVR低) ＋ 合理的高性能(10~50MIPS是比较可能出现的范围) ＋ 适当的低成本(1~5$应该不会奇怪)。
　　简单的低成本不大可能比典型的8位MCU低。对于已经有8位MCU的厂商来说，比如Philips、Atmel、Freescale、Microchip还有ST和Silocon Lab，不大可能用Cortex来打自己的8位MCU。对于没有8位MCU的厂商来说，当然是另外一回事，但他们在国内进行推广的实力在短期内还不够。
　　对于已经有32位ARM的厂商来说，比如Philips、Atmel、ST，又不大可能用Cortex来打自己的Arm7/9，对他们来说，比较合理的定位把Cortex与Arm7/9错开，即&40MIPS的性能＋低于Arm7的价格，当然功耗也会更低些；当然这样做的结果很可能是，断了16位MCU的后路。
　　对于仍然在推广16位MCU的厂商来说，比如Freescal、Microchip，处境比较尴尬，因为Cortex基本上可以完全替代16位MCU。
　　所以，未来的1～2年，来自新厂商的Cortex比较值得期待－包括国内的供应商；对于已有32位ARM的厂商，情况比较有趣；对于16位MCU的厂商，反应比较有意思。
　　关于编程模式
　　Cortex－M3处理器采用ARMv7-M架构，它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架构，Cortex-M3处理器不能执行ARM指令集。
　　Thumb-2在Thumb指令集架构（ISA）上进行了大量的改进，它与Thumb相比，具有更高的代码密度并提供16/32位指令的更高性能。
　　关于工作模式
　　Cortex-M3处理器支持2种工作模式：线程模式和处理模式。在复位时处理器进入“线程模式”，异常返回时也会进入该模式，特权和用户（非特权）模式代码能够在“线程模式”下运行。
　　出现异常模式时处理器进入“处理模式”，在处理模式下，所有代码都是特权访问的。
　　关于工作状态
　　Coretx-M3处理器有2种工作状态。
　　Thumb状态：这是16位和32位“半字对齐”的Thumb和Thumb-2指令的执行状态。
　　调试状态：处理器停止并进行调试，进入该状态。
　　开发工具
　　Keil ULINK仿真器
　　/home/home.html
　　对客户来说用什么技术、芯片不是主要的。主要的是能否满足要求。高性价比、开发门槛底、易于使用才是硬道理。Cortex M3从理论上来说是高性价比。但目前已有的芯片的功能太少。Cortex M系列在处理能力基本与ARM7同，主要是成本低，功耗小。如果周立功自己来做加上丰富的外设，如UART/USB/MAC以及无线通讯等功能，加上FLASH、RAM这样的SOC可以替换现在的许多应用，但这样的话不知道什么时候可以看到成品。内核是好，外设也是很重要的。
　　LM3S101 （Cortex M控制器简介）
　　LM3S101 是一个高性能的ARM& Cortex?-M3 v7M架构的微控制器，适用于成本敏感的应用。它支持完全兼容Thumb的Thumb-2-only指令集，具有硬件除法和单周期的乘法器。集成的嵌套式的中断控制器（NVIC）提供确定性的中断处理。目标应包括：工厂自动化及控制，工业控制动力设备，以及楼宇家庭自动化。
　　产品特性
　　32位ARM& Cortex?-M3 v7M架构
　　Thumb兼容的Thumb-2-only指令集
　　20 MHz下工作
　　硬件除法和单周期的乘法器
　　集成的嵌套式的中断控制器（NVIC）提供确定性的中断处理
　　8级优先级的14个中断通道
　　8 kB 的单周期flash存储器，在2 kB块的基础上提供2种形式的flash保护。
　　2 kB 的单周期SRAM存储器
　　2个定时器
　　每个可被配置为一个32位的定时器或两个16位的定时器
　　一个支持捕捉和简单的PWM模式
　　实时时钟(RTC)
　　独立的看门狗定时器
　　可编程的接口支持：Freescale SPI总线， National Semiconductor MICROWIRE总线， Texas Instruments
　　synchronous serial 总线
　　完全可编程的16C550-型 UART
　　两个独立的模拟比较器
　　可配置为输出来驱动一个输出引脚，或产生一个中断
　　可在外部输入引脚或外部输入引脚和内部参考电压之间比较
　　2到18个GPIO 这取决于用户的配置
　　在所有的引脚上具有可编程的GPIO中断，可以由沿触发或电平触发
　　可编程的GPIO 衬垫配置：
　　弱上拉或下拉电阻
　　2 mA, 4 mA, and 8 mA 衬垫驱动
　　8 mA驱动斜率控制
　　开漏使能
　　数字输入使能
　　片内LDO电压调整器
　　处理器低功率选项：睡眠模式和深度睡眠模式
　　外设低功率选项：软件控制关闭个别外设
　　用户使能的LDO 未调整电压检测和自动复位
　　通过中断或复位方式检测并报告3.3 V 电源电压下降
　　IEEE 0 兼容的TAP控制器
　　经过 JTAG 或串行线调试
　　28脚SOIC
　　商业或工业级工作温度
　　LM3S316 比 LM3S101 的增强如下：
　　25 MHz下工作
　　8级优先级的24个中断通道
　　16 kB 的单周期flash存储器，在2 kB块的基础上提供2种形式的flash保护。
　　4 kB 的单周期SRAM存储器
　　4 通道 10-bit ADC 250K采样/秒
　　片内温度传感器
　　4个专用的电机控制PWM 输出
　　I2C 主从收发 传输速度100 kbps标准模式 400 kbps高速模式
　　3到32个GPIO 这取决于用户的配置
　　48脚SOIC
　　Cortex M控制器选型指南
　　型号LM3S101LM3S102LM3S301M3S310LM3S315LM3S316
　　封装28-pinSOIC 28-pinSOIC 48-pinLQFP 48-pinLQFP 48-pinLQFP 48-pinLQFP
　　工作温度C,IC,IC,IC,IC,IC,I
　　(商业级C 0 to 70°C;
　　工业级I –40 to 85°C)
　　ARM Cortex-M3 Core√√√√√√
　　最大速度(MHz)
　　Flash存储器(KB)
　　SRAM 存储器(KB)222444
　　JTAG 引脚√√√√√√
　　串行调试与跟踪(SWD/SWO)√√√√√√
　　UART口111222
　　通用io(GPIO)2–180––367–323–32
　　SSI接口√√√√√√
　　I2C接口-√---√
　　模拟比较器212311
　　片内温度传感器--√-√√
　　外部 32 KHz 时钟√√√√√√
　　(使用 CCP 引脚)
　　看门狗定时器√√√√√√
　　通用定时器222333
　　(1个可作为RTC)
　　掉电复位√√√√√√
　　LDO 电压调整器√√√√√√
　　采样每秒--250K-250K250K
　　10-Bit 通道数--3-44
　　PWM 功能
　　PWM 引脚--2624
　　CCP 引脚122666
　　a. 最小GPIO引脚数是指专门用作GPIO的引脚，如果不使用某些外设那么就有更多的引脚可用作GPIO。详细细节请参考数据手册。
　　b. PWM 电机控制功能可以通过专用的电机控制硬件(PWM 引脚 )获得，也可以通过通用定时器(CCP 引脚 )的电机控制特性获得。详细细节请参考数据手册。
如果您认为本词条还有待完善，需要补充新内容或修改错误内容，
本词条在以下词条中被提及：
关于本词条的评论共：（1条）
匿名不能发帖！请先 [
cortex-m3相关新闻
cortex-m3相关下载
cortex-m3相关技术应用
Copyright (C) ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP060382号
北京市公安局备案：ARM Cortex-M3处理器简介19
上亿文档资料，等你来发现
ARM Cortex-M3处理器简介19
ARM??Cortex-M3处理器简介；作者；ShyamSadasivanARMCPU产品经理；1.简介??；基于ARM嵌入式处理器的SoC解；1.2快速有效的应用程序开发源于简单??；的使用方法；缩短上市时间与降低开发成本是选；决方案可应用于企业应用、汽车系统、家庭网络和无线；处理器可通过两种途径来提高它的性能，一是“努力地；1.3针对敏感市场降低成本和功
ARM??Cortex-M3处理器简介
Shyam SadasivanARM CPU 产品经理
基于ARM嵌入式处理器的SoC解
1.2 快速有效的应用程序开发源于简单
的使用方法
缩短上市时间与降低开发成本是选
决方案可应用于企业应用、汽车系统、家庭网络和无线技术等不同的市场领域。ARM??CortexTM系列处理器以一个标准的架构满足了不同市场领域中各种技术的不同性能需求。ARMv7架构的ARM??Cortex系列处理器拥有三个分工明确的分支系列；A系列面向复杂的高端应用程序，用于运行开放式的复杂操作系统；R系列针对实时系统；M系列为成本控制和微处理器应用提供优化。Cortex-M3处理器是基于ARMv7-M架构的第一款ARM处理器，可以在对功能和成本敏感的嵌入式应用（例如微控制器、汽车车身系统、工业控制系统及无线网络）中实现较高的系统性能，从而大大简化了可编程性，使ARM架构成为各种应用方案（即使是最简单的方案）的上佳选择。1.1 通过提高效率来提高性能??
处理器可通过两种途径来提高它的性能，一是“努力地工作”，也就是直接通过提高时钟频率来提高性能，它以高功耗作为代价，并增加了设计的复杂性。另一种是“聪明地工作”，在低时钟频率的情况下提高运算效率，使处理器可以凭借简单的低功耗设计来完成与第一种情况同样的功能。Cortex-M3处理器拥有基于哈佛架构的3级流水线内核，该内核集成了分支预测、单周期乘法、硬件除法等众多功能强大的新特性，使其具有出色的Dhrystone基准性能（1.25??DMIPS/MHz）。根据Dhrystone基准，采用新的Thumb?-2指令集架构的Cortex-M3处理器，与执行Thumb指令的ARM7TDMI-S?处理器相比，每兆赫的效率提高了70%，与执行ARM指令的ARM7TDMI-S处理器相比，效率提高了
1.3 针对敏感市场降低成本和功耗??
成本一直是高性能微控制器最大的弊端之一。由于先进的制造工艺相当昂贵，因此只有缩小芯片的尺寸才有可能明显降低成本。为了减小系统区域，Cortex-M3处理器采用了至今为止最小35%。
择微控制器的重要标准，而能够快速简单地开发软件是达到这些要求的关键所在。Cortex-M3处理器专门针对快速简单的编程而设计，用户无需深厚的架构知识或编写任何汇编代码就可以建立简单的应用程序。Cortex-M3处理器带有一个简化的基于栈的编程模型，该模型仍与传统的ARM架构兼容，同时与传统的8??位、16位架构所用的系统类似，它简化了??8位、16位到32位的转换过程。此外，使用基于硬件的中断机制意味着编写中断服务程序??(handler)??不再重要。由于不需要汇编代码寄存器操作，启动代码得以大大的简化。??
在位字段处理、硬件除法和If/Then
指令的协助下，Thumb-2指令集架构（Instruction??Set??Architecture-ISA）底层的关键新特性使C代码的执行变得更加自然。另外，在开发方面，Thumb-2指令自动优化了性能和代码密度，在无需交互使用ARM编译代码或Thumb模式的情况下加快了开发过程，简化了编译对象的长期维护和支持工作。如此一来，用户不但可以继续使用其C代码，而且还免去了建立预编译对象代码库的麻烦，代码在更大程度上获得了重复利用。
的ARM内核，该内核的核心部分（0.18um??G）的门数仅为33000个，它把处理器中紧密相连的系统部件有效地紧密结合在一起。通过采用非对齐数据存储技术、原子位操作和Thumb-2指令集，内存需求得到最小化，其中Thumb-2指令集将Dhrystone基准的指令存储内存要求比ARM指令减少超过25%。??
为了迎合对节能要求日益增长的白色
家电和无线网络市场，Cortex-M3处理器支持扩展时钟门控和集成休眠模式。由于具有这些特性，当采用ARM??MetroTM标准单元和TSMC??0.13G制造工艺时，处理器在50MHz的目标频率下运行的功耗仅为4.5mW，芯片占居面积只有0.33mm2。1.4 集成调试和跟踪功能加速上市步伐??
嵌入式系统通常不具备图形用户界面，软件调试也因此成了程序员的一大难题。传统上，在线仿真器（ICE）单元作为插件设备使用，通过大家熟悉的PC界面向系统提供窗口。然而，随着系统体积的变小及其复杂性的增加，实体上附加此类调试单元的方案不再可行。Cortex-M3处理器通过几个集成部件在硬件本身实现调试技术，使调试在具备跟踪和分析、断点、观察点和代码修补功能的同时，调试速度也获得了提高，促使产品可以更快地投入市场。此外，处理器还通过一个传统的JTAG端口或一个适用于低管脚数封装设备的2管脚串行线调试（Serial??Wire??Debug－SWD）端口赋予系统高度的可视性。1.5 从ARM7TM升级为Cortex-M3可获
取更佳的性能和功效
在过去十年中，ARM7系列处理器被
?????????????????????.16??&5.??????????????
表??1-1??ARM7TDMI-S和Cortex-M3比较（采用100MHz频率和TSMC??0.18G工艺）
图??1??ARM7TDMI-S??(ARM)??和??Cortex-M3??(Thumb-2)的相对性能
图??2??ARM7TDMI-S??(ARM)??和??Cortex-M3??(Thumb-2)的相对代码大小
2. Cortex-M3处理器的架构和特性??
基于ARMv7架构的Cortex-M3处理器带有一个分级结构。它集成了名为CM3Core的中央处理器内核和先进的系统外设，能够集成中断控制、内存保护以及系统调试和跟踪功能。这些外设可进行高度配置，允许Cortex-M3处理器处理广泛应用且更贴近系统的需求。Cortex-M3内核和集成部件（图3）均经过专门设计，以满足使用内存最小、减少
管脚数目和降低功耗的要求。2.1 Cortex-M3内核??
Cortex-M3中央内核基于哈佛架构，指令和数据各使用一条总线（图??3）。与Cortex-M3不同，ARM7系列处理器使用冯=诺依曼（Von??Neumann）架构，指令和数据共用信号总线以及内存。由于指令和数据可以从内存中同时读取，Cortex-M3处理器对多个操作并行执行，
广泛应用于众多领域。之后，Cortex-M3处理器在ARM7的基础上开发成功，为基于ARM7处理器系统的升级开辟了通道。它的内核效率更高，编程模型更简单，它具有出色的中断预测行为，其集成外设以较低的成本提供了更强大的性能。
内存接口。其中有13个通用寄存器、两个堆栈指针、一个链接寄存器、一个程序计数器和一系列包含编程状态寄存器的特殊寄存器。??
Cortex-M3处理器支持两种工
的可寻址内存空间，并提供简单和固定的内存映射。这些存储空间为代码（代码空间）、SRAM（内存空间），外部内存/设备和内部/外部外设提供了预定义的专用地址。另外，还有一个特殊区域专门供芯片厂家寻址用。??
借助位段（bit-banding）技术（图
作模式（线程（Thread）和处理器（Handler））及两个等级的代码访问（有特权和无特权），能够在不牺牲应用程序安全的前提下执行复杂的开放式系统。无特权代码执行限制或拒绝对某些资源的访问，如某个指令或指定的内存位置。线程模式是常用的工作模式，它同时支持享有特权的代码以及没有特权的代码。当发生异常时，进入处理器模式，在该模式中所有代码都享有特权。此外，所有操作均根据以下两种工作状态进行分类：Thumb代表常规执行操作，Debug代表调试操作。??
Cortex-M3处理器是支持高达4GB
5），Cortex-M3处理器可以直接对数据的单个位进行访问。内存映射包含两个位于SRAM的1MB位段区和映射到32MB别名区域的外设空间。在别名区域中，某个地址上的加载/存储操作将直接转化为对该地址别名的位的操作。对别名区域中的某个地址进行写操作，如果置位最低有效位，那么位段位写入1，如果使其最低有效位清零，那么位段位写入零。读别名后的地址将直接返回适当的位段位中的值。
除此之外，该操作为原子位操作，其他总线活动不能将其中断。
图3??Cortex-M3处理器
加快了应用程序的执行速度。??
内核流水线分3个阶段：取指、译码
和执行。当遇到分支指令时，译码阶段也包含预测取指，这提高了执行的速度。处理器在译码阶段自行对分支目的地指令进行取指。在稍后的执行过程中，处理完分支指令后便知道下一条要执行的指令。如果分支不跳转，那么紧跟着的下一条指令随时可供使用。如果分支跳转，那么在跳转的同时分支指令可供使用，将空闲时间限制为只有一个周期。??
Cortex-M3内核包含一个适用于传
统Thumb和新型Thumb-2指令的译码器、一个支持硬件乘法和硬件除法的先进ALU、控制逻辑和用于连接处理器其他部件的接口。??
Cortex-M3处理器是一个32位处理
图4??内存映射
器，带有32位宽的数据路径、寄存器库和
基于传统ARM7处理器的系统只
益于Thumb-2指令，Cortex-M3处理器还同时与ARM??Cortex处理器系列的其他产品兼容。??
Thumb-2指令集用于多种不同应
图5??传统的位处理方法和Cortex-M3??位段的比较
令的结合，具有32位ARM指令性能，与原始的16位Thumb指令集的代码密度匹配并与之后向兼容。图??6显示了预测的Dhrystone??基准结果，由结果可见，Thumb-2技术确实达到了预期的目标。??
在基于ARM7处理器的系统中，处理
支持访问对齐的数据，只有沿着对齐的字边界才可以对数据进行访问和存储。Cortex-M3处理器采用非对齐数据访问方式，使非对齐数据可以在单核访问中进行传输。当使用非对齐传输时，这些传输将转换为多个对齐传输，且这一过程为程序员所见。??
Cortex-M3处理器除了支持单周期
用，使紧凑代码的编写更加简单快捷。BFI和BFC指令均为位字段指令，在网络信息包处理等应用中可大派用场。SBFX和UBFX指令改进了从寄存器插入或提取多个位的能力，这尤其有利于汽车应用。RBIT指令的作用是将一个字中的位反转，在DFT等DSP算法中非常有用。表分支指令TBB和TBH用于平衡高性能和代码紧凑性。Thumb-2指令还引入了一个新的If-Then结构，意味着可以有多达4个后续指令进行条件执行。
器内核会根据特定的应用切换到Thumb状态（以获取高代码密度）或ARM状态（以获取出色的性能）。然而，在Cortex-M3处理器中无需交互使用指令，16位指令和32位指令共存于同一模式，复杂性大幅下降，代码密度和性能均得到提高。由于Thumb-2指令是16位Thumb指令的扩展集，所以Cortex-M3处理器可以执行之前所写的任何Thumb代码。得
32位乘法操作之外，还支持带符号的和不带符号的除法操作，这些操作通过SDIV和UDIV指令完成，根据其操作数大小的不同在2到12个内核时钟周期内完成。如果被除数和除数大小接近，那么除法操作可以更快地完成。Cortex-M3处理器在数学运算能力方面的改进，使之成为众多数字处理集中应用（如传感器读取和缩放或硬件环路仿真系统）的理想选择。2.2 Thumb-2 指令集架构??
ARMv7-M是ARMv7架构的微控制器部分，它和早期的ARM架构不同，它在早期的ARM架构中只支持Thumb-2指令。Thumb-2技术是16位和32位指
图6??与ARM、Thumb以及Thum-2相关的Dhrystone性能和代码大小
2.3 嵌套向量中断控制器（NVIC）??
可配置程度较高的NVIC是Cortex-M3处理器中一个重要组成部分，能够为处理器提供出色的中断处理能力。进行NVIC的标准实现过程中，它提供一个非屏蔽中断（NMI）和32个通用物理中断，这些中断带有8级的抢占优先权。NVIC可以通过简单的综合选择配置为1到240个物理中断中的任何一个，并带有多达256个优先级。??
Cortex-M3处理器使用一个可以重
新进入中断的风险。??
在背对背中断情况中，传统的系统
2.4 内存保护单元（MPU）??
MPU是Cortex-M3处理器中一个可选的部件，它通过保护用户应用程序中操作系统所用的重要数据，分离处理任务（禁止访问各自的数据），禁止访问内存区域，允许将内存区域定义为只读，以及对有可能破坏系统的未知的内存访问进行检测等手段来改善嵌入式系统的可靠性。??
MPU使应用程序可以拆分为多个进
将重复状态保存和状态恢复的过程两次，导致了延迟的增加。Cortex-M3处理器在NVIC硬件中使用末尾连锁（tail-chaining）技术简化了激活的和未决的中断之间的移动。末尾连锁技术把通常需要用30个时钟周期才能完成的连续的堆栈弹出和压入操作替换为6个周期就能完成的指令取指，实现了延迟的降低。处理器状态在进入中断时自动保存，在退出中断时自动恢复，比软件执行用时更少，大大提高了频率为100MHz的子系统的性能。??
NVIC还采用了支持集成睡眠模式
程。每个进程不仅有指定的内存(代码、数据、栈和堆)和设备，而且还可以访问共享的内存和设备。MPU还会增强用户和特权访问规则。这包括以正确的优先级别执行代码以及通过享有特权的代码和用户代码加强对内存和设备使用权的控制。??
MPU将内存分成不同的区域，并通
复定位的向量表，表中包含了将要执行的函数的地址，可供具体的中断处理器使用。中断被接受之后，处理器通过指令总线接口从向量表中获取地址。向量表复位时指向零，编程控制寄存器可以使向量表重新定位。??
为了减少门计数并提高系统的灵活
的Cortex-M3处理器的电源管理方案。立即睡眠模式（Sleep??Now??mode）被等待中断（WFI）或等待事件（WFE）指令调用，即可以使内核立即进入低功耗模式，异常被挂起。退出时睡眠（Sleep??On??Exit）模式在系统退出最低优先级的中断服务程序时使其进入低功耗模式。内核保持睡眠状态直到遇上另一个异常。由于只有一个中断可以退出该模式，所以系统状态不会被恢复。系统控制寄存器中的SLEEPDEEP位如果被置位，那么该位可以用来通过时钟门控制内核以及其他系统部件，以获得最理想的节电方案。??
NVIC还集成了一个递减计数的24位
过防止无授权的访问对内存实施保护。MPU支持多达8个区域，每个区域又可以分为8个子区域。所支持的区域大小从32字节开始，以2为倍数递增，最大可达到4GB可寻址空间。每个区域都对应一个区域号码（从0开始索引），用于对区域进行寻址。另外，也可以为享有特权的访问定义一个默认的背景内存映射。对未在MPU区域中定义的或在区域设置中被禁止的内存位置进行访问，将会导致内存管理故障（Memory??Management??Fault）异常的产生。??
区域的保护是根据规则来执行的，这
性，Cortex-M3已从ARM7处理器的分组映像寄存器异常模型升级到了基于堆栈的异常模型。当异常发生时，编程计数器、编程状态寄存器、链接寄存器和R0－R3、R12等通用寄存器将被压进堆栈。在数据总线对寄存器压栈的同时，指令总线从向量表中识别出异常向量，并获取异常代码的第一条指令。一旦压栈和取指完成，中断服务程序或故障处理程序就开始执行，随后寄存器自动恢复，中断了的程序也因此恢复正常的执行。由于可以在硬件中处理堆栈操作，Cortex-M3处理器免去了在传统的C语言中断服务程序中为了完成堆栈处理所要编写的汇编程序包，这使应用程序的开发变得更加简单。??
NVIC支持中断嵌套（压栈），允许通
系统嘀哒（SysTick）定时器，可定时产生中断，提供理想的时钟来驱动实时操作系统或其他预定的任务。
些规则以处理的类型(读、写或执行)和执
过提高中断的优先级对中断进行提前处理。它还支持中断的动态优先权重置。优先权级别可以在运行期间通过软件进行修改。正在处理的中断会防止被进一步激活，直到中断服务程序完成，所以在改变它们的优先级的同时，也避免了意外重
图7??NVIC中的末尾连锁(Tail??chaining)技术
三亿文库包含各类专业文献、高等教育、各类资格考试、文学作品欣赏、中学教育、生活休闲娱乐、ARM Cortex-M3处理器简介19等内容。　
　ARM_Cortex各系列处理器分类比较_计算机硬件及网络_IT/计算机_专业资料。Cortex-...ARM Cortex-M3处理器简介... 22页 免费
ARM Cortex A9处理器 6页 免费
... 　介绍了基于 ARM v7-A 架构的 ARM Cortex-A 系列处理器(Cortex-A5, Cortex-...(ARMv6-M) Cortex-M3 ? (ARMv7-M) Cortex-M4(F) (ARMv7E-M) v7-A ... 　ARM Cortex-M3 内核结构 ARM Cortex-M3 处理器简介 2.1.1 概述 ARM 公司成立于上个世纪九十年代初,致力于处理器内核研究,ARM 即 Advanced RISC Machines 的... 　答:由于内容很多,这里省略,读者可以直接参阅书中第 2 节的介绍。 B.遵循 GPL...3.简述 ARM Cortex-M3 的编程模型。 答:Cortex-M3 处理器采用 ARM v7-M ... 　2.1 2.1.1 概述 ARM Cortex-M3 处理器简介 ARM公司成立于上个世纪九十年代初,致力于处理器内核研究,ARM 即 Advanced RISC Machines 的缩写,ARM公司本身不... 　实习一 :Cotex-M0 与 Cotex-M3 的描述及比较一.Cotex-M0 处理器 1. Cotex-M0 特点 最小的 ARM 处理器 Cortex-M0 在代码密度和能效比方面的优势意味着它... 　9.STM32 的 NVIC 管理着包括 Cortex-M3 核异常等中断,其和 ARM 处理器核的接口紧密相连,可以实 现 时延的中断处理,并有效地处理 后到中断 中断。 10.系统... 　ARM Cortex-M0 “8/16 位”应用 低成本和简单性 5)CLASSIC 处理器 ARM Cortex-M0+ “8/16 位”应用 低成本,最佳能效 ARM Cortex-M3 “16/32 位”应用 ... 　Cortex-M3 处理器的工具和二进制向上兼容性 Cortex-M0 处理器在不到 12 K ...CooCox介绍 CooCox CoIDE为ARM Cortex M系列的开发者提供了一 套完整的集成开发...stm32试题及答案_文档下载
亿万文档 免费下载
当前位置： &
& stm32试题及答案
stm32试题及答案
STM32习题集
一、选择题
1.Cortex-M处理器采用的架构是（
2.NVIC可用来表示优先权等级的位数可配置为是（
3.Cortex-M系列正式发布的版本是（
（A）Cortex-M3
（B）Cortex-M4
（C）Cortex-M6
（D）Cortex-M8
4.Cortex-M3的提供的流水线是（
5.Cortex-M3的提供的单周期乘法位数是（
6.STM32处理器的USB接口可达（ B ）
（A）8Mbit/s
（B）12Mbit/s
（C）16Mbit/s
（D）24Mbit/s
4.下面是Context-M3处理器代码执行方式的是（
（A）特权方式
（B）普通方式
（C）Handle方式
（D）Thread方式
5.下面是Context-M3处理器的工作模式的是（
（A）Thread模式
（B）Thumb模式
（C）Thumb-2模式
（D）Debug模式
6.下列是Cortex C M3 处理器可以使用的堆栈的栈是（
（A）线程栈
（B）进程栈 （C）多线程栈
7.Context C M3处理器的寄存器r14代表（
（A）通用寄存器 （B）链接寄存器 （C）程序计数器
（D）程序状态寄存器
8.Handle模式一般使用（
（A）Main_SP
（B）Process_SP
（C）Main_SP和Process_SP
（D）Main_SP或
Process_SP
9.Cortex C M3使用的存储器格式是（
（A）小端格式 （B）大端格式
（C）小端或大端格式 （D）没有正确答案
10.Cortex C M3的存储格式中专用外设总线区域可以使用（
（A）小端格式 （B）大端格式
（C）小端或大端格式 （D）没有正确答案
11.每个通用I/O端口有（
）个32位的配置寄存器，（
）个32位的数据寄存器，（
个32位的置位/复位寄存器，（
）个16位的复位寄存器，（ B ）个32位的锁定寄存器
（A）2,1,2,1，1
（B）2,2,1,1,1
（C）2,2，2,1,1
（D）2,2,1,2,1
）寄存器的目的就是用来允许对GPIO寄存器进行原子的读/修改操作
（A）GPIOX_BSRR和GPIOX_BRR
（B）GPIOX_CRL和GPIOX_CRH
（C）GPIOX_BSRR和GPIOX_LCKR
（D）GPIOX_IDR和GPIOX_ODR
13.所有的GPIO引脚有一个内部微弱的上拉和下拉，当它们被配置为（
）时可以是激
活的或者非激活的
（B）输出（C）推挽
14.端口输入数据寄存器的地址偏移为（
（B）08H（C）0CH
Word文档免费下载： （下载1-13页，共13页）
stm32考试题_电子/电路_工程科技_专业资料。习题一、填空题 2.ST 公司的 STM...stm32试题及答案 13页 免费 基于stm32的考试题目 13页 2下载券 STM32学习问题...STM32期末考试答案详解_从业资格考试_资格考试/认证_教育专区。简述嵌套向量中断控制...应届生求职季宝典 英文个人简历模板 创意简历模板汇集 推理型题分析与总结文档...stm32试题_计算机软件及应用_IT/计算机_专业资料。1.Cortex-M 处理器采用的架构...2013年注会设计统考真题及答案 81份文档
笑话大全集 笑话大全爆笑版 幽默笑话大...stm32试题及答案 13页 免费 STM32第7章 11页 免费 STM32第1章 11页 免费 STM32第23章 11页 免费 Stm32外部中断 4页 免费喜欢此文档的还喜欢 ...基于stm32的考试题目_计算机软件及应用_IT/计算机_专业资料。4.6 一、填空题 ...stm32试题及答案 13页 免费 STM32学习 124页 免费 STM32中文参考手册 754页 ...stm32开发问题集锦_信息与通信_工程科技_专业资料。本文介绍了作者在STM32开发中...2015国考申论押密试卷及答案 2015国考面试通关宝典 81份文档
笑话大全集 笑话...STM32入门笔记_英语考试_外语学习_教育专区。STM32入门笔记undefined 问题: 问题...2015国考申论押密试卷及答案 2015国考面试通关宝典67份文档
九妖笑话 2014年...STM32学习笔记_信息与通信_工程科技_专业资料。STM32 三种启动模式对应的存储介质...2015国考申论押密试卷及答案 2015国考面试通关宝典116份文档 2014一级建造师考试...STM32 GPIO速度,模式等理解_信息与通信_工程科技_专业资料。STM32 GPIO 速度,...2013年注会经济法统考真题 2013年注会设计统考真题及答案90份文档
2014年执业医师...增强的STM32?家族,助您扩展应用领域 家族, 增强的 家族 ST 为客户提供新的 ...2013年注会经济法统考真题 2013年注会设计统考真题及答案104份文档 2014...}