您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
计数器设计方法.ppt 15页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：280 &&
计数器设计方法
你可能关注的文档：
··········
··········
5.5十进制计数器及任意进制计数器的设计方法*以触发器作为基本元件：以集成计数器作为基本元件：例1试用JK触发器设计一个10进制计数器。设计举例分析：十进制计数器有10个稳定状态，最少应由4个触发器组成。触发器的输出分别记为Q3Q2Q1Q0按10进制的计数规律，作状态转换表（状态转换图）如下由状态表作卡诺图，求状态方程K0=1与JK触发器特性方程比较系数，求取驱动方程：J0=1例2试74161设计一个10进制计数器分析：74161的计数状态转换图如下：QDQCQBQA10进制计数器有10个稳定状态，而74161有16个状态，若选取这10个状态作为10进制计数器的状态，则当计数器状态到达1001时，下一个时钟脉冲到来后，人为控制计数状态跳转到0000。EP=ET=1LD=1反馈清零法（异步清零）EP=ET=1RD=1DCBA=0000反馈置数法（同步置数）若置数值不是0000，是否可实现10进制计数器？如何实现？思考题：用集成计数器设计任意进制计数器的方法反馈清零法反馈置数法若有M进制计数器，欲构成N进制计数器，有两种情况：M&NM&N从M个状态中任选N个状态构成N进制计数器采用多片M进制计数器，构成M’计数器,使M’&N试用74161和适当的门电路构成9进制计数器分析：74161为4位二进制计数器，M=16,N=9,M&NQDQCQBQAEPETCPDCBARCOLDRD111异步清零RD=QDQAQDQCQBQA&74161EPETCPDCBARCOLDRD111同步置数反馈置数法74161EPETCPDCBARCOLDRD1110001LD=QDLD=QDQAQDQCQBQA1QDQCQBQA1111同步置0001例2试用74161构成256进制计数器分析：此时N＝256而M＝16，M&N.用2片可实现16X16=256并行进位：串行进位：低位进位信号作为高位片的使能信号低位进位信号作为高位片的脉冲信号74161EPETDCBAQDQCQBQAEPETDCBA11（1）（2）cp并行进位QDQCQBQARCOLDRDRCOLDRD74161EPETDCBAEPETDCBA11（1）（2）cp串行进位1RCOLDRDRCOLDRDQDQCQBQAQDQCQBQA例3试用74290构成24进制计数器分析：此时N＝24而M＝10，M&N.用2片290可能实现的途径10X10＝100然后反馈清零构成24进制3X8＝244X6＝2474290CPBR02S91S92（1）CPAcp74290CPBS91S92（2）CPAcpR01QDQCQBQAQDQCQBQAR01R0274290CPBR02S91（1）CPAcp74290CPBR01R02S91S92（2）CPAR01S92QDQCQBQAQDQCQBQA***
正在加载中，请稍后...您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
6章 时序逻辑电路 .ppt 142页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：150 &&
6章 时序逻辑电路 ppt课件
你可能关注的文档：
··········
··········
*5.画逻辑图*6.检查能否自启动画状态转换图本电路能够自启动*改用D触发器实现状态方程:驱动方程:*6.5综合应用例6-9设计一个带数字显示的秒表电路，已知100Hz基准脉冲由外部设备提供。设计要求是：计时范围：0~10min；精度：0.1s；误差：±0.05s；用一开关控制3种工作状态，即清零→计时→停止实际方案框图*设计要求分析根据设计要求，本系统应由基准脉冲源、计时和控制三部分组成。基准脉冲源产生的100Hz信号为已知。计时部分由计数、译码及显示电路组成。计时器应包括0.01s、0.1s、秒个位、秒十位及分个位计数器，除0.01s位不需显示外，其余4位数码均经数字显示译码器后送到数码管显示。控制部分包括单脉冲发生器和节拍信号发生器。*设计方案框图*方案分析计数器选用5块CT74290组成，秒个位和秒十位组成六十进制计数器；分个位、0.1s位为十进制计数器，均采用8421BCD码。0.01s位采用5421码编码的十进制计数器，在计数停止时实现四舍五入。*译码部分可选用4片CT542494线—7线译码/驱动器来实现，并用4个共阴极七段发光二极管显示。*节拍信号发生器可选用一片CT74LS195构成的3位环形计数器来实现。环形计数器的输出Q0、Q1和Q2分别为清零信号、计时信号和停止信号。*数字显示秒表的逻辑电路图*6.6用Multisim2001分析时序逻辑电路分析当M取1或0时，分别构成几进制计数器。*M＝1时*M＝0时*本章小结1.时序逻辑电路的特点同步/异步时序逻辑电路的一般分析方法写出时钟方程、驱动方程、状态方程及输出方程利用状态转换图/表和时序图说明电路的逻辑功能根据要求进行自启动检查*本章小结3.常用中规模时序电路1）寄存器和移位寄存器(74194)计数器(290)2）会读功能表（异步/同步作用端）、会分析3）任意进制计数器的设计（分为M&N及M&N两种情况，有清零法及置数法，级联时可采用串行进位及并行进位两种方式）*本章小结小规模时序电路的设计方法逻辑抽象，得到状态转换图选择触发器的种类和个数求出状态方程及输出方程，并进而得到驱动方程画出电路图（根据要求进行自启动检查）5.时序电路与组合电路的综合应用顺序脉冲发生器、序列信号发生器。*当所设计计数器M不是素数时，M=N1?N2,并且N1、N2都小于N时，则可采用级联法构成M进制计数器。例：用两片74160构成M＝24进制计数器解：M＝N1N2＝6×4采用异步连接方式两片计数器的状态转换图？*当所设计计数器M是素数时，M不能分解成N1?N2形式，并且M&N的情况（1）将2片N进制计数器通过级联构成N?N进制计数器，并且假定M&N?N。（2）通过整体清零或整体预置法，采用与M&N情况相同的方法构成M进制计数器。*例:用两片74160接成29进制计数器由于29是素数，所以采用整体清零法或整体预置法。解：方法1：整体清零法1、用并行进位方式接成100进制；2、M＝29的BCD码(0010)十位，(1001)个位3、CR=Q1?Q3Q0；4、连线图。*M＝29的BCD码(0010)十位，(1001)个位注意：片(II)不出现1001状态，CO无进位输出，门G1输出脉冲极窄，不适合作进位信号。进位由28译码输出。*整体简化状态转换图过渡状态*片1状态转换片2状态转换图过渡状态*方法2：整体置数法译28，如置零。LD＝0。工作可靠，进位信号可直接从门G引出。*片1状态转换片2状态转换图无过渡状态*例6-4用两片74290构成56进制计数器用整体置零法构成56进制计数器的外部连接图缺点：采用异步作用端设计电路都存在可靠性差的问题。*改进电路:增加基本RS触发器使经译码后送R0(1)R0(2)的清零信号保持半个CP周期(高电平期间）,从而可靠清零。*利用CC4516为可预置的4位二进制可逆计数器的特点，可以构成可编程分频器。图中CC4516接成减法电路，借位输出端经反相器反馈到异步置数控制端LD，当LD变为高电平时，把预置数据N=D3D2D1D0送入计数器，预置数不同，则分频系数不同。输出信号的频率为fO，则fO＝fi/N*两级可编程分频器*6.3.3顺序脉冲发生器在计算机和控制系统中，常常要求系统的某些操作按时间顺序分时工作，因此需要产生一个节拍控制脉冲，以协调各部分的工作。这种能产生节拍脉冲的电路叫做节拍脉冲发生器，又称顺序脉冲发生器(脉冲分配器)
正在加载中，请稍后...下次自动登录&|
当前位置：
74系列数字电路0十进制计数器_电路图(正文)
74系列数字电路0十进制计数器_电路图
    
欢迎转载，转载请注明作者和出处！
编辑：丁倩
更多相关资讯：
如果您认为此信息侵犯了您的合法权益，请您将相关资质证明和您的权利要求发送至，世界工厂网工作人员会尽快回复处理！
热门资讯点击
热门关键词【图文】第七章时序逻辑电路分析与设计_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
第七章时序逻辑电路分析与设计
上传于|0|0|暂无简介
大小：2.48MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢【数字时钟】数字电子钟逻辑电路设计_牛宝宝文章网【数字时钟】数字电子钟逻辑电路设计专题：数字电子钟逻辑电路设计一、实验目的：1、掌握数字钟的设计方法；2、熟悉集成电路的使用方法。二、设计任务和要求：1、设计1个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；2、 用中小规模集成电路组成电子钟；3、画出框图和逻辑电路图，写出设计报告；4、选做：①闹钟系统。②整点报时。③日历系统。三、方案选择和论证：1．分秒功能的实现：用两片74290组成60进制递增计数器2.时功能的实现：用两片74290组成24进制递增计数器3．定点报时：当分秒同时出现为0时，灯亮。4.日历系统：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192组成7进制，从周一至星期天。四、方案的设计：1、可调时钟模块：秒、分、时分别为60、60和24进制计数器。用两片74LS290做1个二十四进制,输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：同理利用两片74290组成的六十进制计数器，如下图所示将2个六十进制的加法计数器和1个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样即可组成最基本的电路。2.校时电路：例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。其电路如总电路图所示3.整点报时：分别用两个或非门接到分和秒的各输出个节点处，再用1个与非门与报时灯链接，当输出同时为零时，即整点时，报时灯就亮了，起到报时功能。本实验使用LED发光（1s），其电路图如下：4.日历系统：月和日都用2片74192实现。月份功能则接成13进制，因为月份分日都是从1开始计起，所以要求从0001开始，到1101时，立刻清零，清零时应该切换到置数状态，即将ABCD置1000，通过1个与非门链接到LOAD端置零，同时也将计数器置为0001的状态。其电路图如下所示日功能74192三十一进制电路图：总电路图：四、电路调试：调试这部分工作在EWB仿真软件上进行。对于电路的调试应该分为几个部分，分别对电路各个部分的功能都进行调试，之后，每连接一部分都要调试一次。在实现日历系统时，如月份需要显示灯显示1～31。一开始以为只把计数器链接成三十一进制就可以，结果显示灯只显示0～30，没有自己预期的结果。经过仔细思考，要把0去掉不显示，从1开始显示，而还要显示31。经过查书，最后，知道开始需置数成0001状态，到1000才清零，清零的同时回到置数0001状态，通过多次链接、测试，终于实现了。在实现校时功能过程中，由于之前想得太过复杂了，浪费了大量时间，最后，经过上网搜索，到图书馆查书，简单的用了个开关连接到脉冲实现了。五、收获心得体会：整个过程花了我不少时间，可当做完时才发现做这个数字钟是多么简单的一件事，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作EWB软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。本次课程设计主要是用软件仿真，如果是实际加工电路板就更加锻炼我们的动手能力了，因此，我们的能力还有待提高。转载请保留本文连接：分享到：相关文章声明：《【数字时钟】数字电子钟逻辑电路设计》由“丿灬小龍”分享发布，如因用户分享而无意侵犯到您的合法权益，请联系我们删除。TA的分享}