60进制计数器设计 .......................................................................................................................... 1
绪论 .................................................................................................................................................. 1
1.1设计背景 ............................................................................................................................ 1
1.2设计思想 ............................................................................................................................ 1
2器件介绍........................................................................................................................................ 2
2.1电阻 .................................................................................................................................... 2
2.2电容 .................................................................................................................................... 3
2.3 555秒发生器 .................................................................................................................... 3
2.4 74ls00 ............................................................................................................................... 5
2.574ls90 ................................................................................................................................. 6
2.674ls48 ................................................................................................................................. 7
3软件仿真........................................................................................................................................ 8
3.1 555仿真图 ........................................................................................................................ 8
60进制仿真图 ................................................................................................................ 9
3.3 仿真图 ............................................................................................................................... 9
4焊接方法...................................................................................................................................... 11
4.1焊接方法 .......................................................................................................................... 11
4.2 注意事项 ......................................................................................................................... 12
4.3调试 .................................................................................................................................. 12
4.4实际图 .............................................................................................................................. 13
5总结 ............................................................................................................................................. 14
6致谢 ............................................................................................................................................. 16
7 参考文件 ............................................................................................................................. 17
塔里木大学信息工程学院课程设计
60进制计数器设计
摘要：60进制计数器的设计是以数电和模电为基础，结合模电里面的置零方法，利用了555芯片、74ls00、74ls48、74ls90以及显示管和各种电阻电容组成的。利用74ls90可以实现制数功能，可以单独制成十进制。利用74ls00（与非门）与74ls90可以制成6进制，再利用74ls48和显示管就可以在基于EWB的软件平台上完成该设计。本设计采用较为常用的74系列芯片，及555芯片实现了信号灯与信号脉冲同步实现、同步控制，进而提高了整个系统的稳定性、独立性。在实际生活中我们用60进制的有钟表的秒分进制。随着我国科学技术与高科技的发展，对于仪器精度的要求更加的高，为了满足中国高科技的发展需求研究高精度计数器对于我国的航天、电子等业务具有很大的作用.
关键字：60进制
1.1设计背景
计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。
1.2设计思想
60进制计数器首先要明白有两个显像管，每隔1s，计数器增1，能以数字形式显示时间且当定时器递增到59时，会自动返回到00显示，然后继续计时。整个计数过程中每次增加1。本设计主要设备是两个74LS90十进制计数器，并且由300HZ，
第 1 页 共 19 页
塔里木大学信息工程学院课程设计
5V电源供给。
其基本方案可以以以下图：
第 2 页 共 19 页
看过本文章的还看过。。。
数电-课程设计-60进制计数器_工学_高等教育_教育专区。本文由wzp原创,仅供不知如何写课程设计的同学参考---请勿抄袭课程设计说明书用纸一、设计方案论证 1、选择.........
学年 第 二学期 《 数字电子技术 》课程设计报告 题专班姓 目: 业: 级: 名: 60 进制计数器设计 指导教师: 电气工程系 年月日 1、任务书 .........
60进制计数器的设计_电子电路_工程科技_专业资料。60 进制计加法数器的设计 ...2) 这次课程设计让我学到了很多,不仅掌握了简单的电 子电路的设计与制作,也.........
实验五 60进制计数器设计与显示_电子电路_工程科技_专业资料。实验五 60 进制计数器设计与显示一、实验目的学习计数器的设计、仿真和硬件测试,进一步熟悉 vhdl 设.........
60 进制计数器课程设计 姓学班 名: ∧∧∧ 号: 级: 应电 .....
电子技术基础实验 课程设计 用 74ls161 设计六十进制计数器 学院: 班级......
60进制计数器课程设计_工学_高等教育_教育专区。今日推荐 68份文档 新市场营......
60进制计数器设计_电子电路_工程科技_专业资料。河南工业职业技术学院数字电路...2) 这次课程设计让我学到了很多, 不仅掌握了简单的电子 电路的设计与制作,也.........
电子技术基础实验 课程设计 60 进制计数器 班级:电自 1418 姓名:刘承洋......
2 芯片 74290 及六十进制计数器的设计 60 进制可以用两个 .....
电子技术基础实验 课程设计 60 进制计数器 学班姓学日 期: 级: 名: 号:......
60进制计数器设计_电子电路_工程科技_专业资料。1 2 1 2
今日推荐 ......
《eda 技术》课程实验报告学生姓名: 所在班级: 指导教师: 记分及评价: 电信 1001 项目满分 得分 5分 一、实验名称 60 进制计数器设计 二、任务及要求 【基本.........
《eda 技术》课程实验报告学生姓名: 所在班级: 指导教师: 记分及评价: 报告满分 得分 3分 一、实验名称 实验 6:60 进制计数器设计 二、任务及要求 【基本部分.........
本科学生设计性实验报告 项目组长_ 成员专 学号_ 业_ 通信工程 __ 班级_ 60 进制计数器的设计 实验项目名称_ 指导教师及职称___ 开课学期 上课时间 2011 ........
综合性、设计性实验报告电子技术实验(数字部分) 成绩: 学班姓学日 期: 级: ...60 进制计数器实验报告一、实验目的 利用 74ls161 实现六十进制计数器 二、.........
60进制计数器vhdl语言_电子电路_工程科技_专业资料。基于vhdl语言课程设计的60进制可逆计数器。教材程序。 use ieee.std_logic_ use .........
60进制计数器_理学_高等教育_教育专区。 学年 第二 学期 《 数字电子技术 》课程设计报告 题专班姓 目: 业: 级: 名: 60 进制计数器设计 10 .........
60进制计数器_电子电路_工程科技_专业资料。此实验是eda用硬件描述语言完成的,...60进制计数器1 13页 免费 用vhdl编写60进制计数器 3页 免费 数电-课程设计-.........
vhdl60进制计数器加法器设计实验_电子电路_工程科技_专业资料。vhdl60进制计数器加法器设计实验实验四、计数器设计实验 1、实验目的 1)学习计数器不同设计方法。 .........
■ 24小时热门信息
60 进制计加法数器的设计 姓学班 名:李学东 号: 级: 机电 156 一.概述计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还 常用作数.........
六十进制计数器_电子电路_工程科技_专业资料。74ls90 是二-五-十进制异......
实验60进制计数器_电子电路_工程科技_专业资料。数电:60进制计数器的实现 实验六实验目的: 60 进制计数器 掌握集成计数器、译码器和七段显示器应用。 实验任务.........
60进制计数器_理学_高等教育_教育专区。 学年 第二 学期 《 数字电子技术 》课程设计报告 题专班姓 目: 业: 级: 名: 60 进制计数器设计 10 .........
■ 相关热门内容
vhdl 计数器程序 31页 2财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈。 用vhdl编写60进制计数器 隐藏>> 用 .........
数电实验设计报告 题目: 用 vhdl 语言设计一个六十进制计数器 学专学姓 院......
实验名称 60 进制计数器设计 二、任务及要求 【基本部分】4 分 1、在 quartusii 平台上,采用文本输入设计方法,通过编写 vhdl 语言程序,完成 60 进制计数器的.........
60 进制计数器设计 二、任务及要求 【基本部分】 1、在 quartusii 平台上,采用文本输入设计方法,通过编写 vhdl 语言程序,完成 60 进制计数器的设计并进行时序.........
60进制计数器vhdl语言_电子电路_工程科技_专业资料。基于vhdl语言课程......
vhdl语言编写bcd码60进制加法计数器_其它_高等教育_教育专区。vhdl、60进制、加法、计数器vhdl 语言编写 bcd 码 60 进制加法计数器 use ieee.std_.........
60进制计数器vhdl实验报告_计算机软件及应用_it计算机_专业资料。60进......
模60计数器vhdl设计实验_电子电路_工程科技_专业资料。实验报告 专业班级 姓学...一般计数器的vhdl设计 3页 1下载券
vhdl设计十进制计数器 2页 1下载券 .........
■ 热门推荐74LS190N的功能_百度拇指医生
&&&网友互助
?74LS190N的功能
拇指医生提醒您：该问题下为网友贡献，仅供参考。
谁有100进制计数器的论文,给个谢谢
向医生提问
完善患者资料：*性别：
为您推荐：
您可能关注的推广
* 百度拇指医生解答内容由公立医院医生提供，不代表百度立场。
* 由于网上问答无法全面了解具体情况，回答仅供参考，如有必要建议您及时当面咨询医生求一个用两片74LS160芯片设计一个同步六十进制计数器...求设计步骤...有图最好...谢谢！！！ - 雅兴问问
当前位置： & 求一个用两片74LS160芯片设计一个同步六十进制计数器...求设计步骤...有图最好...谢谢！！！未解决问题求一个用两片74LS160芯片设计一个同步六十进制计数器...求设计步骤...有图最好...谢谢！！！
详细问题描述及疑问：期待您的答案，滴水之恩,来日我当涌泉相报
！
本页链接：AD336-280AD336-280AD728-90
满意答案相关内容AD728-250
大家还关注AD728-250君，已阅读到文档的结尾了呢~~
用两片74LS190芯片设计一个计数器和倒数器设计,用,一个,计数器,一个计数器,芯片计数器,用两片,设计一个,倒数计数,计数片倒数
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
用两片74LS190芯片设计一个计数器和倒数器
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口5_数字电子技术基础（精品课程）_ppt_大学课件预览_高等教育资讯网
数字电子技术基础（精品课程）：5
分类： 格式： 日期：日
第五章 时序逻辑电路§ 5-1 概述§ 5-2 时序逻辑电路的分析方法§ 5-3 若干常用的时序逻辑电路§ 5-4 时序逻辑电路的设计方法§ 5-1 概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的 输出状态 。包含组合逻辑电路和存储电路；包含反馈电路。任一时刻的输出信号不仅取决于此时刻的 输入信号,2、电路特点§ 5-2 时序逻辑电路的分析方法? 重点讲 同步 时序逻辑电路的分析方法。? 同步 时序电路：构成电路的每块触发器的时钟脉冲来自同一个脉冲源，同时作用在每块触发器上 。? 异步 时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源，作用在每块触发器上的时间也不一定相同。一、同步时序逻辑电路的分析步骤1、写输出方程2、写驱动方程3、写状态方程4、填状态转换表5、画状态转换图6、画时序波形图7、分析其功能8、检查自启动二、举例 试分析下图时序电路的逻辑功能。解,1）输出方程 Y = Q3Q22）驱动方程J3 = Q2Q1 ；J1 = Q3Q2 ；K2 = Q3 Q13) 状态方程=Q3Q2 Q1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2Q1n+1 = J1Q1+K1Q1Q2n+1 = J2Q2+K2Q2Q3n+1 = J3Q3+K3Q3K1 = 1J2 = Q1 ；K3 = Q2=（ Q3+Q2 ） Q1Q3Q2Q1YCP1J1K1J1K1J1K& 1& Q3Q2Q1C1C1C14）状态转换表CP的顺序 Q3 Q2 Q1 Y设, 0 0 0 0设, 0 1 1 1则, 1 0 0 0Q1n+1Q2n+1Q3n+1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2=（ Q3+Q2 ） Q1Y = Q3Q2则, 1 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 000000017 0 0 0 0已知：5）状态转换图 000 001 010 011/0/1Q3Q2Q1/Y/0/0/0 /0/0/16） 时序图CPtQ3tYtQ2t7、分析电路的功能8、检查自启动由状态转换表知，此电路能自启动。1 2 3 4 5 6 7Q1t随 CP的输入，电路循环输出七个稳定状态，所以是七进制计数器 。Y端的输出是此七进制计数器的进位脉冲。110000§ 5-3 若干常用的时序逻辑电路5-3-1 寄存器和移位寄存器5-3-2 计数器5-3-3 顺序脉冲发生器5.3.1 寄存器和移位寄存器一、寄存器（用四块 D触发器构成）若输入,1 0 0 10 0 0 01、电路结构存入,1 12、工作原理存数指令CPQ0 Q1 Q2 Q3D0 D1 D2 D31D R 1D R 1D R 1D R RD二,移位寄存器1,左 移位 电路组成（从 Q0 向 Q3移 )Q0端是 串行输出端；DIL是左移数据 输入端；1DC1FFDQ31DC1FFCQ21DC1FFBQ11DC1FFAQ0CPDILQ0Q1Q2Q3 端是 并行输出端。2、工作过程例如：要移入 D0D1D2D3左移状态表Q0 Q1 Q2 Q3 DIL CP顺序X X X D0X X D0 D1X D0 D1 D2D0 D1 D2 D34个 CP过后，D0D1D2D3移入D0 1D1 2D2 3D3 44、集成移位寄存器 74LS194功能表：RD S1 S0 工作状态0 x x 清零1 0 0 保持1 0 1 右移 (向 QD移 )1 1 1 并行输入1 1 0 左移 (向 QA移 )101111 1 1 1 1 1 11 2 3 4问题：4个 CP后，为什么 向右 移入了 4个 1?向右移举例：1要想只将一个 1右移，操作过程见上：0 1 0 1 0 0 10Q0 Q1 Q2 Q3 CPS1S074LS194RDD0 D1 D2 D3DIRDIL5-3-2 计数器计数器同步异步二进制十进制任意进制二进制十进制任意进制加法，减法，可逆加法，减法，可逆加法计数器：随 cp的输入，电路递增计数减法计数器：随 cp的输入，电路递减计数可逆计数器：随 cp的输入，电路可增可减计数一、同步计数器(一 ) 同步二进制计数器1、同步二进制加法计数器CPT0=1Q0T1Q1T2Q2C Q3T3&&C1 1N C1 1N C1 1NC1 1N&T0=1；T1=Q0；T2=Q1Q0；T3=Q2Q1Q0C=Q3Q2Q1Q0(2) 驱动方程(1) 输出方程（四块 T触发器组成）已知：T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0(3)时序波形图Q0 tQ1 tQ2 tQ3 t1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPtC t(4) 状态转换情况 （在波形图上读）000000010010001101001110111110000(5) 分析功能这是十六进制计数器 (也是四位二进制加法计数器 )计数容量为 24-1=152、集成四位二进制加法计数器 74LS161Q 1,Q 2,Q 3 端分别为四分频、八分频和十六分频端。Q0端为二分频端 。则,Q0端输出脉冲的频率为 1/2f若 CP的频率为 f计数器的另一个作用是分频：同理：Q3 Q2 Q1 Q0C CPEPET74LS161RDLD D3 D2 D1 D0逻辑符号 CP：时钟输入端EP,ET：功能转换端C：进位输出端RD：复位端LD：预置数的控制端D3D2D1D0：预置数的输入端功能表：3、同步二进制减法计数器10 0 0 0RD 端 LD 端功能的区别：0工作特点：随 CP的不断输入，电路递减计数。 （略）CP RD LD EP ET 工作状态0X X X X 置零01 X X 预置数X 1 1 0 1 保持X 1 1 X 0 保持（但 C=0）1 1 1 1 计数Q3 Q2 Q1 Q0C CPEPET74LS161RDLD D3 D2 D1 D0X X X X01Q3 Q2 Q1 Q0C CPEPET74LS161RDLD D3 D2 D1 D0X X X XX X X X例如：0 0 1 10 0 1 14、四位二进制可逆计数器 74LS191逻辑符号（二） 同步十进制计数器集成同步十进制加法计数器有 74LS160。 电路框图、功能表和 74LS161相同，但输出只有 十个稳定状态。集成同步十进制可逆计数器有 74LS190。电路框图、功能表和 74LS191相同。功能表1X 1 X 保持0X X 预置数0 1 0 加法计数0 1 1 减法计数CPI S LD U/D 工作状态XQ3 Q2 Q1 Q0C/B CPI74LS191LD D3 D2 D1 D0CPOU/DSS=0,C/B=1时,CPO=CPI进位输出函数 C=Q3Q0 状态转换图见下页74LS160的状态转换图 （ Q3Q2Q1Q0 ）10 0011010010001001C=Q3Q0=1tpdtpd二、异步计数器1、异步二进制计数器?构成 （ 以三位为例 ）?时序图?计数状态（ 在时序图上读 ）2、异步十进制计数器（略）1JC11K1JC11K1JC11K1FF0 FF1 FF2CP0 CP1 CP2Q0 Q1 Q20CP0t0Q0t0Q1t0Q2t1 2 3 4 5 6 7 8(CP1)(CP2)tpd? 功能说明（ 表 1）3、异步二 ――五 ――十进制计数 74LS290CP输入端 进制 输出状态 分频端CP0 Q0 二 0,1 Q0为二分频端CP1 Q3Q2Q1 五 000~100 Q3为五分频端CP1 Q3Q2Q1Q0 十
Q3为十分频端且 Q0与 CP1相连输出端&S91S92&R01R02CP1CP0Q0 Q1 Q2 Q3S1JC11KR≥11JC11KR≥11JC11KR&FF0 FF1 FF2 FF3S1JC11KR? 功能说明异步置 0端RO1 RO2异步置 9端S91 S92 功能说明1 1 X 01 1 0 1 置 00 X 1 1X 0 1 1 置 90 0 0 0 计 数（ 表 2）? 逻辑符号CP0 CP1Q3Q2Q1Q0R01R02 S92S9174LS290? 用作十进制时的连线CP0 CP1Q3Q2Q1Q0R01R02 S92S9174LS290三、任意进制计数器的构成方法用 N 进制计数器，构成 M 进制计数器（一） M&N 的情况1、复位法（即清零法）利用第 M+1个状态译码，使 RD=0,电路输出 M个稳定状态，不等下一个 CP脉冲到来，电路立即回到 0000状态。第 M+1个状态为暂态，不等稳定，就已消失。例 1：试用 74LS160构成六进制计数器，用清零法。? 状态转换表 ? 连线图RD=0?状态转换图 （ Q3Q2Q1Q0 / Y）进位输出CP Q3 Q2 Q1 Q0 Y0 0 0 0 0 01 0 0 0 1 02 0 0 1 0 03 0 0 1 1 04 0 1 0 0 05 0 1 0 1 16 0 1 1 00 0 0 010011001 /0 /0/0/0/0/1& Y1Q3 Q2 Q1 Q0C CPEPET74LS160RDLD D3 D2 D1 D0Y000011或者&用 74LS160构成六进制计数器，置入 0000。? 状态转换表2、置位法,利用第 M个状态译码，使 LD=0,等 下一个 CP脉冲过后，电路回到第一个循环状态。第 M个状态为稳态。LD=0?状态转换图 （ Q3Q2Q1Q0 / Y）例 2：CP Q3 Q2 Q1 Q0 Y0 0 0 0 0 01 0 0 0 1 02 0 0 1 0 03 0 0 1 1 04 0 1 0 0 05 0 1 0 1 16 0 0 0 0Q3 Q2 Q1 Q0C CPEPET74LS160RDLD D3 D2 D1 D0& Y1110011001 /0 /0/0/0/0/1连线图Y000011或者 &例 1的时序图：0CPt0Q0t0Q1t0Q2t1 2 3 4 5 60Q3t01010110000001010000例 2的时序图：0Yt0YtY=Q2Q0Y=Q2或：0CPt0Q0t0Q1t0Q2t1 2 3 4 5 60Q3t进位端的输出波形同左。或：? 连线图? 状态转换表例 3? 状态转换图进位输出用 74LS160够成六进制,置入 1001。Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1LD=0置入&Y11 0 0 1Q3 Q2 Q1 Q0C CPEPET74LS160RDLDD3 D2 D1 D00010/0/0/0 /0/0Y=C=1（ Q3Q2Q1Q0 / Y）跳过状态（检查自启动情况略）例 1 试用两片 74LS160构成百进制计数器。2、连接方式与特点1）同步 CP方式。2）用低位的进位信号控制高位的 功能转换 端,高位仅在 EP=ET=C1=1 的时间内计数。3、进制 MM = 10× 10 = 100高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。高位、低位 各自能 输出 10个稳定状态：（ 二） M &N 的情况 （用多片 N进制计数器组合构成）1、连接线路Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0CP1Y（ 1）（ 2）例 2 试用两片 74LS160构成百进制计数器。2、连接方式与特点1）异步 CP方式。低位的进位信号是高位的时钟。2）两片的 EP,ET恒为 1，都处于计数状态。3、进制 MM = 10× 10 = 100高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。高位、低位 各自能 输出 10个稳定状态：1、连接线路 为何用非门？Q3 Q2 Q1 Q0C CPEPET74LS160RDLDD3 D2 D1 D0CP1Y（ 1）（ 2）Q3 Q2 Q1 Q0C CPEPET74LS160RDLDD3 D2 D1 D01例 2 两片之间用非门连接的原理74LS160是 CP↑ 作用的计数器，若片间连接不用非门，则：CP …9 10Q0Q1Q2Q3低位C1Q0高位 … 1 110010000第 9个 CP过后，电路输出（ 1, 1001），出错。CP …9 10Q0Q1Q2Q3Q0… 110010000C1低位若用非门连接，则正常输出。0高位例 3 电路如图，试分析电路为几进制计数器，两片之间是几进制。解,1、连接方式与特点异步 CP方式。 （ 1） 片 Y’端 的进位信号是 （ 2） 片的时钟。（ 1）片是 10进制，当两片计数到 状态时，电路整体清零。Y 端是此计数器的进位输出端，进位信号为 Y=0。CP1Y（ 1）（ 2）Q3 Q2 Q1 Q0C CPEPET74LS161RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0C CPEPET74LS161RDLDD3 D2 D1 D0&&11Y′（即：两片之间是 10进制）。0 0 0 1 0 0 1 00 0 0 0 0 0 0 02,计数状态表（ 2）片 （ 1）片CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数1… …90 0 0 0…0 0 0 010 0 0 0 00 0 0 111 0 0 0 10 0 0 112 0 0 1 00 0 0 112…101112130 0 0 0 0 0 0 00 0 0 0 0 0 0 0 00 0 0 11 0 0 1暂态此例能否用整体置数法？问题：3、进制 M M = 10 + 2 = 12 。RD=0例 4 电路如图，试分析电路为几进制计数器，两片之间是几进制。解：（ 1）片的进位信号控制（ 2）片的 使能端，Y 端是此计数器的进位输出端，进位信号为 Y=0。两片之间是 16进制。当两片计数到 状态时，Q3 Q2 Q1 Q0CCPETEP74LS161RDLD D3 D2 D1 D0Q3 Q2 Q1 Q0CCPETEP74LS161RDLD D3 D2 D1 D0CP1（ 1）（ 2） 11Y &同步 CP方式。（ 2）片仅在 ET=EP=C1=1 的时间内计数。1、连接方式与特点0 1 0 0 0 0 1 00 0 0 0 0电路总体置入 0。（ 2）片 （ 1）片CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数1… …160 0 0 0…0 0 0 112…170 0 0 0 0 0 0 00 0 0 0 0 0 0 0 00 0 0 10 0 0 015 0 0 0 0 161 1 1 1… …… …31 0 0 0 1 321 1 1 132 0 0 1 0 330 0 0 0 … …… …47 0 0 1 0 481 1 1 148 0 0 1 1 490 0 0 0 … …… …63 0 0 1 1 641 1 1 164 0 1 0 0 650 0 0 06765 0 1 0 0 0 0 0 1 66 0 1 0 0 0 0 1 03、进制 M,M = 16× 4 + 3 = 672、计数状态表6667 LD=0四、移位寄存器型计数器一般结构：1DC1FF1Q1 1DC1FF2Q2 1DC1FF3Q3 1DC1FF4Q4反 馈 逻 辑 电 路D1CP反馈函数：D1 = F（ Q1,Q2,… Qn）反馈函数不同，电路循环输出的状态也就不同。（一）环形计数器1、电路结构2、反馈函数 D1 = Qn1DC1FF1Q1 1DC1FF2Q2 1DC1FF3Q3 1DC1FF4Q4D1CP3、状态转换图0000111110100101(a) (b) (c) (d) (e)(Q1Q2Q3Q4)若取 (a)为有效循环，则 (b)―― (e)就为无效循环。(a)的循环长度为 n=4,(n是触发器的位数）从状态转换图知，此电路不能自启动。接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。（一）扭环形计数器1、电路结构2、反馈函数3、状态转换图若取 (a)为有效循环，则 (b)为无效循环。 (a)的循环长度为 2n。在 (a)循环状态中，由于电路每次状态转换时，只有一位触发器改变状态，因而将电路状态译码时不会产生竞争 ― 冒险现象。此电路不能自启动。接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。D1 = Qn（ a) (b)1DC1FF1Q1 1DC1FF2Q2 1DC1FF3Q3 1DC1FF4Q4D1CP1100101100（三）最大长度移位寄存器型计数器1、最大长度循环长度为 2n-1（除 0以外）2、一般电路结构3、举例 （以 n=3 为例）1）电路结构1DC1FF1Q1 1DC1FF2Q2 1DC1FFnQnD1CP ………反馈逻辑=1=11DC1FF1Q1 1DC1FF2Q2 1DC1FF3Q3D1CP3）状态转换图(Q1Q2Q3)001 100 010 101011 111 110 0004）此电路不能自启动。接入适当的反馈逻辑电路，能够使电路自启动（略）。D1=Q2 Q32）反馈函数4、常用 3~12位最大长度移位寄存器式计数器的反馈函数5、伪随机序列发生器最大长度移位寄存器式计数器又称为 m序列发生器或 伪随机序列发生器,它除了作计数器以外，还可用于产生具有固定循环规律的脉冲序列。寄存器的位数 反馈函数D1=Q2 Q33456789101112D1=Q3 Q4D1=Q3 Q5D1=Q5 Q6D1=Q6 Q7D1=Q2 Q3 Q4 Q8D1=Q5 Q8D1=Q7 Q10D1=Q9 Q11D1=Q6 Q8 Q11 Q13在最大长度移位寄存器式计数器的基础上，经过简单的修改可以得到计数长度小于 2n-1的大部分计数器。*5-3-3 顺序脉冲发生器 （选修）顺序脉冲发生器可以产生 顺序脉冲,也称 节拍脉冲。顺序脉冲发生器的组成：一、用环形计数器组成当环形计数器工作在每个状态中只有一个 1的循环状态时，它就是顺序脉冲发生器。1DC1FF1Q1 1DC1FF2Q2 1DC1FF3Q3 1DC1FF4Q4D1CP≥ 11、组成举例tCPtQ1tQ2tQ3tQ41 2 3 4 53、电路特点结构简单，不必附加译码电路。但使用的触发器数目较多,4个顺序脉冲用了 4个触发器，利用率较低。2、电压波形 （ 循环 输出 4个顺序脉冲）二、用计数器和译码器组成&&&&Y0Y1Y2Y3Q01DC1Q11DC1CPtCPtY0tY1tY2tY31 2 3 44、工作特点由于异步计数器中两个触发器的翻转有先有后，因此当两个触发器同时改变状态 （从 01 → 10） 时，电路可能产生竞争 ― 冒险现象，使顺序脉冲中出现尖峰脉冲。2、工作一览表 1、组成举例3、输出波形Y0 Y30 0 0 1 0 0 01 0 1 0 1 0 02 1 0 0 0 1 03 1 1 0 0 0 1Y1 Y2Q1 Q0CPQ3 Q2 Q1 Q0CPETEPCD3 D2 D1 D0LDRDCP74LS1611A2 A1 A0S1S2S3CPY7Y6Y5Y4Y3Y2Y1Y074LS138三、用中规模集成电路组成1、组成举例2,波形分析 （波形图略）为了克服译码器可能存在的竞争 ― 冒险现象，将 CP 接到74LS138的 S1端，作为选通脉冲。3、电路特点4、电路改进 （电路图略）用 4位扭环形计数器，并取其（ a）所示的有效循环，代替74LS161组成上述电路，可以从根本上消除竞争 ― 冒险现象。此电路可输出 8个负向顺序脉冲。74LS161中的触发器在 CP上升沿翻转，74LS138在 CP下降沿选通译码，时间正好错开。§ 5-4 时序逻辑电路的设计方法5-4-1 同步任意进制计数器的设计要求, 1）用小规模集成电路（触发器和门电路）设计。2）计数器应能自启动3）电路应力求简单例,设计一个 七进制计数器，要求它的状态转换图如下001 100 010 101011 111 110Q1Q2Q3/C/0 /0 /0/0/0/0/1循环输出 m1, m4,m2,m5,m6,m7,m3,七个状态。1、填总的次态 /输出 卡洛图 XXX/X 100/0 001/1 101/0010/0 110/0 011/0 111/02、分解卡洛图X 1 0 10 1 0 1X 0 0 01 1 1 1X 0 1 10 0 1 1解,循环输出 m1, m4,m2,m5,m6,m7,m3、0 0 0 1 1 1 1 0Q2Q3Q10100 01 11 10Q1Q2Q3Q2n+10100 01 11 10Q1Q2Q3Q1n+10100 01 11 10Q1Q2Q3Q3n+101X 0 1 00 0 0 000 01 11 10Q1Q2Q3C01Q1Q2Q3/C C=1如果按常规合并最小项，则：如果将 XXX定义为有效循环中的任意一个状态，例如 将 XXX定义为 010，电路 将 能自启动。3、为了自启动，合理确定无关项的次态因为它表明 000的次态仍为 000。电路将不能自启动。此时，最小项的合并如图。X 1 0 10 1 0 1X 0 0 01 1 1 1X 0 1 10 0 1 100 01 11 10Q1Q2Q3Q2n+10100 01 11 10Q1Q2Q3Q1n+10100 01 11 10Q1Q2Q3Q3n+101X 0 1 00 0 0 000 01 11 10Q1Q2Q3C014、写状态方程和输出方程Q1n+1= Q2 Q3?Q3n+1= Q2Q2n+1= Q1+Q2Q35、确定触发器的类型，写驱动方程若用 JK触发器组成这个电路，就将状态方程化成 JK触发器特性方程的标准形式：Q2n+1= Q1(Q2 + Q2) + Q2Q3 = (Q1 + Q3)Q2 + Q1Q2Q3n+1= Q2(Q3+Q3) = Q2Q3 + Q2Q3J1 =Q2 Q3； K1 =Q2 Q3? ?J2 =Q1Q3 ； K2=Q1J3 = Q2 ； K3 = Q2Qn+1= J Qn + K QnQ1n+1=Q2 Q3(Q1 + Q1) = (Q2 Q3)Q1 + (Q2 Q3)Q1? ??驱动方程C = Q1Q2Q36、根据驱动方程和输出方程画逻辑图7、画状态转换图 000Q1Q2Q3/C001 100 010 101011 111 110/0 /0 /0/0/0/0/1&Q3Q21JC11K1JC11K1JC11K&CCP=11Qn+1= DQ1n+1= Q2 Q3?Q3n+1= Q2Q2n+1= Q1+Q2Q3驱动方程为则,D1= Q2 Q3D2= Q1+Q2Q3D3= Q2根据驱动方程和输出方程画逻辑图。已知状态方程若用 D触发器组成这个电路,将状态方程化成 D触发器特性方程的标准形式：=1Q1 Q2 Q3≥ 1CP1DC1 1DC1 1DC15-4-2 其它时序逻辑电路的设计设计的一般步骤：1、逻辑抽象,得出电路的状态转换图 或 状态转换表2、状态化简3、状态分配4、选定触发器的类形求出电路的 状态方程、驱动方程 和 输出方程。5、根据驱动方程和输出方程画出逻辑图6、检查电路能否自启动。例, 设计一个串行数据检测器，对它的要求是，连续输入3个或 3个以上的 1 时，电路输出 1，其它输入情况下，电路输出 0。1、进行逻辑抽象令输入变量为 X，输入后的状态为 S：输入 X 状态 S没有输入 1 以前输入一个 1连续输入两个 1 S2连续输入三个 1 S3连续三个以上 1 S3S0S12、列状态转换表X表示输入变量,Y表示输出变量,Sn表示现态,Sn+1表示次态S0 S1 S2 S3SnSn+1/yX3、状态化简比较 S2和 S3发现，它们是 等价 状态，因此，可将上表中的S3用 S2代替,S0 S1 S2SnSn+1/yX0 S0/0 S0/0 S0/01 S1/0 S2/0 S2/1S0/0S1/0S0/0S2/0S0/0S3/1S0/0S3/1014、给状态编码1）确定触发器的位数2）编码? 给状态编码，将逻辑功能问题转化为时序问题? 再通过设计时序电路，实现所需逻辑功能可选：两位触发器的输出 Q1Q0有 00,01,10,11 四种状态，00 01 10S0（编码）（状态）S1 S2代表：由于状态数 M=3,而 21&3&22最大 n=2,所以,用两位触发器。即将状态 S用编码代替S0 S1 S2SnSn+1/yX0 S0/0 S0/0 S0/01 S1/0 S2/0 S2/16、分解卡洛图，写状态方程Q1n+1= XQ1+XQ05、填 次态 /输出 卡洛图Q0n+1= XQ1Q0 Y = XQ100/0 00/0 XX/X 00/001/0 10/0 XX/X 10/100 01 11 10XQ1Q0010 0 X 00 1 X 100 01 11 10Q1Q0Q1n+1X010 0 X 01 0 X 000 01 11 10Q1Q0Q0n+1X 010 0 X 00 0 X 100 01 11 10Q1Q0XY01Sn+1/y卡诺图7、确定触发器类型，写驱动方程和输出方程。用 JK触发器，则状态方程化为,Q1n+1= (XQ0)Q1+XQ1驱动方程：J1 = XQ0, K1 = XJ0 = XQ1, K0 = 1输出方程, Y = XQ18、根据驱动方程和输出方程画逻辑图Q0n+1= (XQ1)Q0+1Q0Q1Q0& YCP11JC11K&1JC11K&X00 0111 10Q1Q0X/Y1/00/01/01/11/10/0 0/00/0状态转换图表明，电路可以自启动。9、电路的状态转换图
课件名称：课件分类：电子与通信课件类型：电子教案文件大小：3.1MB下载次数：3评论次数：2用户评分：9
1. 2. 3. 4. 5. 6. 7. 8.}