cadence打开bxl文件
刚开始 用cadence，遇到打开一个后缀为bxl的文件。
在TI的网站 .cn/product/cn/opa350
下载右边的&Ultra
Librarian 软件
打开&Ultra
Librarian软件，导入bxl后缀文件，选择需要转换的文件类型，最后导出文件。然后就可以用cadence或者AD打开该库。该文件生成edf和cfg文件。再用orcad
capture cis软件打开，file&import design &edif& open(edf)
configation(cfg)
&。然后就可以生成dns工程，就会在目标路径下产生olb和obk文件，是原理图文件，可以用orcad
capture cis软件打开。
而pcb封装库就更加方便了，Ultra
Librarian软件直接生成，.dra后缀的pcb库文件，可以用allegro pcb design
GXL直接打开。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。补充一下：
希望是spice网表根据版图的位置，将symbol放置在特定的位置，用线连接好。
不知道，laker工具能不能实现。
UID862174&帖子36&精华0&积分405&资产405 信元&发贴收入210 信元&推广收入0 信元&附件收入878 信元&下载支出6422 信元&阅读权限20&在线时间272 小时&注册时间&最后登录&
cadence导入gds再用calibre做pex提取spiece的netlist就OK了
UID72906&帖子564&精华0&积分6087&资产6087 信元&发贴收入3100 信元&推广收入0 信元&附件收入5865 信元&下载支出3928 信元&阅读权限50&在线时间204 小时&注册时间&最后登录&
cadence导入gds再用calibre做pex提取spiece的netlist就OK了
venric 发表于
& & 多谢venric的回答。
但是，我这边的困难在于，netlist得到了。是打平的网表。
如果想实现Schematic化，有些困难。
不知道如何实现。
UID139177&帖子256&精华0&积分11&资产11 信元&发贴收入1385 信元&推广收入0 信元&附件收入703 信元&下载支出2453 信元&阅读权限10&在线时间111 小时&注册时间&最后登录&
hierarchy的netlist 才可以。
UID2753&帖子1646&精华0&积分21042&资产21042 信元&发贴收入10835 信元&推广收入0 信元&附件收入23268 信元&下载支出13672 信元&阅读权限80&在线时间1054 小时&注册时间&最后登录&
f新 laker 4 可 ..but f
他前些天_完DEMO
UID72906&帖子564&精华0&积分6087&资产6087 信元&发贴收入3100 信元&推广收入0 信元&附件收入5865 信元&下载支出3928 信元&阅读权限50&在线时间204 小时&注册时间&最后登录&
f新 laker 4 可 ..but f
他前些天_完DEMO
andy2000a 发表于
& &hello， andy2000a
多谢您的回答。
我一直在用laker-AMS V6.10
这个工具，确实可以把netlist转成schematic。
但是，如果是层次化的网表的话，转出来的schematic才有可读性。
如果是打平的网表，转出来的schematic，没有层次化，都在一层上，所以，很难看出来电路结构。
附图一张：
(67.11 KB)
UID2753&帖子1646&精华0&积分21042&资产21042 信元&发贴收入10835 信元&推广收入0 信元&附件收入23268 信元&下载支出13672 信元&阅读权限80&在线时间1054 小时&注册时间&最后登录&
spiceVisio
and&&Laker new ADP can read 层次化 ..
重c是能否USER 把 logic gate,&&OPA .. 全建SYMBOL .
hierarchy 起.
Laker AMS 就是早期 Cohession spice in 有 bug ..至於 EDIF ]TRY . 但是 AMS D出EDIF 是
&&NETLIST 不 schematic .
edif 分 schematic node Y和]有
ADP edif out 功能才全些但是 , ADP ] windows version ,很多人DATABASE 都是
windows OS ECS /AMS ..
目前 schematic 碚f&&viewdraw ,&&ams/cs/ composer 都用^
synopsys + laker+ ADP ..
以後&&adp -& hspice -& laker ..
不^是希望ADP 能出WINDOWS 版RD 碚f .. windows design
& &LINUX 主要是多人SHARE PROJECT ry一管理.
偏偏 composer&&OR adp 都] windows OS version .&&另外一般EDA win os 也便宜多.
搞 vmware + linux 麻┌..
[通过 QQ、MSN 分享给朋友]
欢迎访问 TI 热门产品应用指南只需要文件和路径就可以了
我爱运动，我爱学习！
UID609811&帖子338&精华0&积分3683&资产3683 信元&发贴收入1880 信元&推广收入0 信元&附件收入5 信元&下载支出2602 信元&阅读权限50&在线时间306 小时&注册时间&最后登录&
请教edif是什么文件
UID1033717&帖子47&精华0&积分307&资产307 信元&发贴收入350 信元&推广收入0 信元&附件收入0 信元&下载支出343 信元&阅读权限20&在线时间62 小时&注册时间&最后登录&
& &路径文件都填进去了，还是不行，提示说底层的一个库不可写，不明白为什么
UID879097&帖子57&精华0&积分10&资产10 信元&发贴收入375 信元&推广收入0 信元&附件收入0 信元&下载支出3126 信元&阅读权限10&在线时间183 小时&注册时间&最后登录&
你查看你的EDIF是不是很多相关的库，若是有，EDIF导入时会生成这些库，而你又没有写权限，就提示这个错误。换个有写权限的路径运行试试。
UID855422&帖子919&精华0&积分35384&资产35384 信元&发贴收入4600 信元&推广收入0 信元&附件收入0 信元&下载支出1201 信元&阅读权限80&在线时间378 小时&注册时间&最后登录&
同意巧系恼f法
[通过 QQ、MSN 分享给朋友]
TI信号链专区正式上线，欢迎访问！【图文】Cadence 实验系列12_数模混合电路设计_spetreVerilog_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
Cadence 实验系列12_数模混合电路设计_spetreVerilog
上传于||文档简介
&&C​a​d​e​n​c​e​ ​实​验
大小：3.52MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢Mentor工具_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Mentor工具
上传于||文档简介
&&自​己​整​理​的​m​e​n​t​o​r​一​系​列​工​具​介​绍​,​给​大​家​共​享​普​及​一​下​吧​~​~
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩7页未读，继续阅读
你可能喜欢}