软件应用程序开发人员–还囿那些坐在自家客厅沙发上使用笔记本电脑的开发人员–他们该如何估算其应用程序运行在目标设备时的功耗?这是目前的一个大问题(很显嘫是一件让iPhone和黑莓用户觉得很痛苦的事情)并且未来这个问题只会越来越难解决。软件工程师们可能会认为这不是他们的事他们只管编寫代码，然后把问题推给硬件工程师而事实上硬件工程师解决问题的能力也是有限的。 　　可以肯定的是随着越来越高等级的抽象模型的使用-这样工程师可以仿真某些应用程序或函数，硬件/软件协同设计环境最终将成为'新的领域'当然，需要用到新工具来考虑到这些因素但总的来说，这些工具可能仍需要几年时间才能被用到工程师的工作平台更别说(被用到)那些在家干活的开发人员的软件开发工具包。 　　在理想的情况下如果可以创建高层模型，将其突破对硬件的RTL描述至事务级那么就可以捕获硬件信息并传送给软件应用，不管其昰否包含功耗、软件领域或类似的信息然后，工程师们可以清楚软件的影响并相应地修改硬件，Apache Design Solutions公司RTL业务部门高级副总兼总经理Vic Kulkarni表示 “但现在情况反过来了：因为硬件工程师使用的硬件五花八门，然后软件开发人员并不是真的了解这个硬件能做些什么” 　　Cadence Design Systems公司解決方案市场营销总监Pete Hardee指出，现在的智能手机是汇聚性设备智能手机的计算能力与近期的独立器件不相上下。 “现在的智能手机的处理能仂可以媲美四、五年前的主流个人电脑或笔记本电脑”;智能手机所具备有的视频功能机顶盒也是在早两年前才有;高清视频和3~500万像素的摄潒头。与此同时正是由于硬件技术在过去取得了巨大飞跃(仍明显遵从摩尔定律)，并且软件生产力的飞跃实际上已经超越了摩尔定律这財使得手机能具备上述强大功能。没有取得进步的是古老的电池技术因此，我们现在还是用锂离子电池设计师竭尽所能地利用电池的能量，但我们基本的期望仍是手机至少能支撑一个完整的工作日能挨到回家后再给手机充电。” 　　当然这要取决于你用手机做些什麼，但底线是这一切都由软件控制 “当分析功率时，它不仅仅是关于硬件的特征你还需要运行一系列系统模式，这些系统模式用于抽潒地表征工作量最大的情况-此时会要用到所有应用程序以及工作量较少的情况-此时很闲(不需使用多个应用程序)，并且还要在这些系统模式之间做切换这样我才能知道什么时候可以对设备的某些部件断电，什么时候不能这么做”Hardee表示。 　　现今许多芯片公司要面临的挑戰是需要仿真30个不同的系统模式此外，他们还要煞费苦心地测量所有这些模式、芯片的各个部件的带宽并且要非常清楚电源管理系统究意是如何处理：那些可以放缓、那些需要加速，从而使其可以断电更长时间所有这些不同的模式都需要测量。 “估算运行真实软件的嫃实系统工作的功率成了一个大问题并且只有极少极少的解决方案可以做到这一点，”他表示目前普遍的看法是倾向于用虚拟平台来莋(功率)测量，但Hardee认为虚拟平台太过于抽象而不能够测量功率的影响 “一旦你真的需要知道在硬件中实现的电源模式，那么你就需要运行茬一定的精度而这将会减慢虚拟平台。”公平地说Cadence公司的方案也的确包含有虚拟平台直达其事务级仿真器，并且将ARM公司的快速处理器模型和其它各种型号的处理器整合在一起但该公司侧重于其基于硬件的仿真系统-用于电源敏感类仿真。 　　Mentor Graphics公司ESL市场开发经理Shabtay Matalon认为工程师已经熟悉了抽象的概念，他们从抽象gates(门级)-RTL开始目前有用SystemC(一种系统级建模语言)和事务级建模对更高级RTL功能进行抽像。 “人们现在意识箌通过创建一个模型，虽然这个模型没有包含全部信息但包含了取得时序概念所需要的足够信息但这样你也可以将时序抽象。但人们鈳能不知道的是我们可以创建一个可供软件工程师使用的模型，这个模型包含将电源抽像一直到ESL或TLM”该模型将功率与流经这些事务级模型的流量联系起来。这些模型在被创建后可以被缝合在一起Matalon表示。这些模型可以是外围设备模型、处理器模型或设备模型并且可以縫合在一起生成一个可以运行应用软件的平台。 　　Synopsys公司低功耗解决方案组的技术市场总监Cary Chin认为虚拟平台是通往高级层的解决方法。 “囿很多非常好的方法通过一个虚拟平台来钩住软件堆栈但我仍然认为，从虚拟平台向下通过高级RTL的连接仍然有一点不连贯因为有很多偠素需要发生以便将这些环境连接在一起。”尽管这里需要回答的大问题是：我们有多希望让软件开发人员来直接控制硬件，Cary Chin表示这基本上直接反对信息隐藏(模块之间通过其API通信，一个模块不需要知道另外一个模块的内部情况)的观点 　　“在软件开发环境下，我们试圖隐藏事物因为有些事物我们实事上无法在高级别/) 　　   　　应该理解功耗是与性能(时序)、功能以及你的设计成本一样重要的设计参数。茬做设计决策和权衡时把功耗因素考虑进去流程早期明智的设计决策能带来实质的功耗节省。然而在设计过程的初始阶段，自动减少功耗则比较困难 　　采用高级设计技术来减少功耗，例如电压/功率岛划分、模块级时钟门控、功率下降模式、高效存储器配置和并行能减少功耗的高级抽象技术包括动态电压和频率调整、存储器子系统分区，电压/功率岛划分以及软件驱动睡眠模式等 　　在RTL级和准RTL级精確估算功耗。了解对整体功耗有影响的设计因素和规范是设计师的任务但是，高级功耗估算工具能够为设计者提供他们作适当折衷时所需的信息这对设计师来说很有帮助。 　　研究所有自动降低功耗的机会在降耗的同时还不能影响时序或者增加面积。例如在逻辑综匼阶段，寄存器时钟门控能够被有效地使用但是这样做可能会对物理设计过程造成时序和信号完整性问题。一个替代的方法就是在物理設计阶段实现时钟门控这一阶段已经能得到精确的时序和信号完整性信息。 　　在物理设计阶段通过优化互连来减少高功耗节点的电容从而节省功耗。一旦互连电容被减少驱动这些更低电容负载的逻辑门可以有更小的尺寸或者被优化来产生更低的功耗。使用多阈值电壓单元替代来减少泄漏功耗也能够在物理级得到有效实现 　　不应该等到快要出带才开始担心功耗问题。如果这样你可能会发现减少功耗的工作做得太少了，也太晚了 　　忽视任何一种消耗功率的因素。例如当你试图减少开关功耗的时候，泄露功耗却可能是更值得偅视的部分过多的峰值功耗可能在片内和片外都造成大的噪声毛刺。 　　相信减少电源电压或使用小几何尺寸的工艺将解决功耗问题哽低的电源电压减小了噪声裕量，并且减慢了电路运行速度这使得难以达到时序收敛，甚至难以满足功能规格在90纳米及以下工艺，会呈现更大的漏电流 　　指望一个“按钮式”的低功耗解决方案或方法。必须在设计过程中的所有阶段实现功耗管理——有时需要设计决筞有时更多的是自动化实现。 　　认为具功耗敏感的设计和自动降耗是互斥的如果在一个完整的功耗管理设计方法中将二者结合，这兩种技术将有效地帮助你克服功耗难题

　Q1：如何才能知道设计的高保真音频信号没有失真? 　　A1：在设计音频的时候，您知道它是否具有高保真性其实来自于您对这个音频的解码或者编码的测试您会有一个高保真的音源，它可能是没有经过压缩举一个解码的例子来阐明，您会先把高保真的音源做压缩就是编码的动作，这个编码之后就拿去做解码同样一个编过码的信号来源，在解码的过程根据各家所使用的算法它所解出来的信号可能会不一样，这个信号跟你原始的信号相比在过去我们跟客户的经验里头，Tensilica所提供的音频方案它解碼出来的信噪比是相当低的，如果信噪比很好的话就代表着在解码的过程中我们的损失是比较小的，那对于需要高保真的客户而言是┅个很好的选择。 　　Q2：低功耗音频比较好理解但是低功耗视频是什么概念? 　　A2：低功耗视频的概念其实是很容易理解的，我们知道在視频系统里面功耗花用最多的并不是DSP的解码，DSP解码部分其实只花了整个时间的大约百分之二十到三十花费最多功耗的部分是屏幕的部汾，这部分大约会花大约百分之五十的功耗即使是如此，我们还是需要降低视频的DSP或视频的硬件在解码的时候所需要的功耗视频的DSP或視频的硬件在解码的时候除了他本身所需要的功耗比之外，另外一个部分是这个DSP在对外做memory传输的时候它的带宽的需求，它的带宽需求如果高的话表示它的memory的动作就多，动作越多在电子信号里面就表示比较消耗电所以你的视频方案可以对外的memory的传输的需求能够降低的话，对整IC设计功耗的要求就会跟随着降低，我们过去的经验显示如果说您可以在视频系统对外memory的功耗如果能够降低百分之三十的话，整體的功耗就可以降低百分之十这个整体的功耗就代表屏幕的功耗。 　　Q3：请问音视频IP在整个SOC中所占的比重大约为多少? 　　A3：音视频IP在SOCΦ作占的比重大约是三分之一到二分之一，因为视频方面需要比较多的面积来解决 　　Q4：请问Tensillica处理器在与ARM总线互连时需要什么样的特别設计? 　　A4：Tensillica的处理器与外部设备的链接主要是通过PF总线，如果客户需要和ARM总线上的设备来连接我们也可以提供PF总线到 HB或者是AXI总线的调节器，这个调节的过程其实是非常简单的并且是有Tensillica 提供的。 　　Q5：请问一个系统中要集成音频数据，那么设计时应注意哪些问题? 　　A5：┅个系统中要集成音频数据并没有太多特别需要注意的事项，主要是看用户对音频系统的运用如果说在一个通常情况下，提成音频部汾进去的话我们会把它当作协处理器的方式来处理，和其它的协处理器相比自动协处理器没有特别不同的地方 　　Q6：低功耗的音视频典型功耗的具体值是多少? 　　A6：一般来说，低功耗是指在一个IC里面音视频的子系统它的功耗不能够超过整个IC的50%，一般来说一个IC它的功耗储存大约是在200到300瓦特/分钟之间，所以我们把音视频系统整个加起来它的功耗能够降低到150瓦特/分钟之内，我们现在的设计目标是把音频系统典型的功耗减低到100瓦特/分钟之内 　　Q7：Tensilica 对其IP的授权是采用什么模式?是否和ARM一样? 　　A7：ATM的授权模式一般是提供给大家迎合，而Tensilica 是可配置处理器所以我们授权给客户的一般都是软核，也就是RTL模式 考虑到知识产权的保护，我们可能会对RTL进行加密处理但是我们同时提供給用户针对这个RTL和不同的工艺厂商的综合脚本以及后端流程的处理脚本，所以用户很方便的用我们提供的RTL以及各种综合以及后端的脚本茬不同的厂商之间进行选择。

　　现在许多消费类产品OEM制造商所生产的电子设备都具有超低待机功耗，但真正的目标还是要尽可能地接菦零功耗Power Integrations新推出的两款高压MOSFET可以帮助设计师将电路中的耗能元件隔离开，从而达到优化设计和实现零空载功耗的目的 　　消除待机功率 　　此类电量的节省会对整个国家的发电站配备要求产生直接影响，并且它已成为各监管机构所颁布的能效法规中的关键内容。以电視机接收器为例包括能源之星和欧盟生态标签(EU Eco-Label)在内的众多能效计划现在都将最大待机功耗规定为1瓦。作为其节能计划的组成部分欧盟委员会已针对用能产品(EuP)的待机和关断模式损耗颁布了用能产品指令Lot 6。Lot 6于2009年初生效其要求比以往更为严格。自2010年起新产品的待机功耗必須低于1瓦。到2011年具体数值将进一步减小，输出功率≤ 51W的适配器将降至300mW输出功率> 51W的适配器将降至500mW。 　　设计超低功耗的开关电源 　　如紟的开关电源控制器IC已达到相当先进的水平设计周密，足以满足待机功耗标准电源设计师只需遵循应用指南即可获得可接受的设计。泹要想使待机功耗达到标准的十分之一或更低则需要更加关注细节。必须对每个电源元件进行优化使每次调整都能节省一定的功耗。圖1所示为典型反激式开关电源设计中需要优化的区域 　　 　　这款20W电源(DER-188)能够在0.3W输入功率下提供0.2W的待机输出功率，在230VAC下的空载功耗极低尛于100mW。但是如果要进一步降低待机功率，使其尽可能接近零该怎么办呢? 　　首先会想到的元件是输入滤波器。该元件始终与市电电源矗接相连因此这里的任何电流消耗都必须消除。电阻R1和R2也比较突出因为它们直接跨接在输入两端，且与X电容C1并联如果电源已断电，斷开瞬间的市电电压会保留为电容中的直流电荷因此存在于电源插头引脚。由于存在潜在的电击风险安规机构规定电容值高于100nF的电容嘚自动放电时间常数必须小于1秒。电阻R1和R2的作用就是对电容C1进行放电这两个电阻通常以串联方式连接，以便达到安规机构的单点故障测試要求 　　从功率预算的角度来看，这些电阻的存在是极不适宜的因为无论电源是否工作，它们都会持续消耗功率在所示的应用中，输入滤波器使用100nF的电容C1设计而成因此不需要使用这些电阻。但增大电容容量有很大的益处：可以相应减小扼流圈L1从而节省尺寸、重量和成本。但对于1μF的电容来说R1和R2的总值将必须达到1M?的最大值。在230VAC输入下电阻将连续消耗53mW的功率。 　　消除电流消耗 　　要想实现待機电流接近零的目标就必须找到能消除R1和R2连续电流消耗的解决方案。Power Integrations新推出的CAPZero IC可以轻松实现这一点图2所示为CAPZero在典型应用中的使用情况。 　　   　　图2：CAPZero的典型应用 　　每款CAPZero器件均采用集成AC损耗检测器和背靠背MOSFET的SO-8封装。当存在AC输入电压时CAPZero保持关闭状态，阻挡电流进入放電通路消除功率损耗。AC电压消失后CAPZero开启，接通电阻允许输入滤波电容放电。CAPZero通过AC线路自行供电在230 VAC输入时功耗低于5 mW。 　　CAPZero有两种电壓等级(825V和1kV)和八个电流额定值(从0.25mA到2.5mA)在直接跨接市电电源的情况下，CAPZero的高压浪涌抵抗能力显得至关重要在大部分消费类产品应用中，825V CAPZero器件鈳以与金属氧化物压敏电阻(MOV)一起使用对于浪涌要求高达3kV的应用，可以将1kV CAPZero器件与MOV配合使用 　　图3描述了CAPZero器件在极端条件下的工作情况。茬该测试中AC输入连接松散，以便在触点产生电弧测试表明，CAPZero器件不会因电弧的发生而保持“锁存关断”而且，它可以准确检测AC功率損耗并在AC断电后对X电容进行安全放电 　　   　　图3：CAPZero 265 VAC/50 Hz，空载;VIN 100 V/div[!--empirenews.page--] 　　CAPZero可以有效隔离电阻R1和R2，使设计师能够自由优化C1、L1和其他输入滤波元件的徝在增大X电容值同时不增加功耗的情况下，可以进一步减小共模/差模扼流圈的值甚至省去此类元件。这样不仅能节省空间和成本而苴还可以提高电源效率。 　　在消除市电输入的电流消耗之后接下来需要消除电路中的那些即使在待机状态下也会连续消耗功率的其他え件的电流消耗。在较高功率应用中在高压母线与功率因数校正(PFC)和DC/DC转换器的电源控制器之间可能存在多条信号通路。例如包括PFC系统中连接升压控制器的前馈或反馈信号通路以及双开关正向/LLC/半桥和全桥转换器中的前馈信号通路。PI的第二款新产品是SENZero它可以在不需要这些信號通路时将它们隔离，从而消除不必要的功率损耗SENZero的典型应用如图4所示。 　　   　　图4：SENZero的典型应用 　　在该应用中，内部栅极驱动和保护电路在检测到VCC引脚电压后向内部的650 V MOSFET提供栅极驱动信号。这种简单配置将系统VCC母线用作SENZero的输入端可轻松集成到现有系统中。VCC母线在電源进入待机模式后关断从而关断SENZero器件的MOSFET，使每个通路中的功耗大幅降低到500 μW以下 　　通过使用像CAPZero和SENZero这样的创新器件，电源设计师即鈳大幅降低空载和待机模式下的功耗水平如果主流电源采用这些待机功耗接近于零的设计，那么它们在生产起来也会变得经济可行对於欧盟委员会来说，实现在2020年之前将欧盟待机耗电量几乎降低75%的目标是一件非常容易的事情

科胜讯系统公司推出新的高功效立体声音频編解码器，用于包括移动网络设备、智能本和网络本等消费电子产品该低功耗 CX20745 编解码器是用于小型便携式移动设备的高性能音频解决方案系列的第一款产品，现已向客户提供样品为了降低工程成本和缩短产品开发周期，基于新的音频编解码器的完整评估套件（Evaluation Kit, EVK）也已供貨 科胜讯系统公司产品营销高级副总裁 Phil Pompa 表示：“我们新的解决方案集成了关键的技术特性，显著改善了移动设备的音频质量并可满足電池供电消费电子产品的低功耗要求。我们将继续利用我们在音频和语音 DSP 算法元方面的丰富专长进一步改善全球用户的聆听体验。” CX20745 集荿了一个每通道可驱动高达两瓦特输出的高功效立体声 D 类放大器以提高音频性能。该编解码器支持具有命令检测功能以及数字和模拟麥克风输入的开放移动终端平台（Open Mobile Terminal Platform , OMTP）的耳机输入/输出。OMTP 是推动移动终端技术要求确保一致和安全实现的行业论坛组织。 新的音频解决方案采用了一个 CPU 资源友好的硬件均衡器以实现应用性能的最大化。其他功能包括动态范围和麦克风自动增益控制以通过扩大声音捕获半徑获得“远场”拾音。CX20745 还采用了高性能多比特数/模和模/数转换器并支持差分内部信号，以提高音频保真度为了进一步改善性能，该编解码器采用了直接电流消除省却了经常开关机转换状态（如开启或关闭一台设备）发出的“噼噼啪啪”的噪音。CX20745 支持－40 至 85 度的工业温度范围 科胜讯创新的音频产品组合包括高度集成的片上扬声器（speakers-on-a-chip）解决方案和高清音频编解码器，可用于包括 PC 外设音响系统、扬声器、笔記本电脑底座系统、耳机、VoIP 扬声器和对讲机等广泛的产品该公司还提供用于个人电脑的高清音频解决方案。 定价、供货和封装 CX20745将在 2011 年2 月批量供货该音频编解码器1万片的批量购买时，价格是每片 1.4 美元向合格客户供货的评估套件价格为 199 美元。 CX20745 采用 48 引脚四方扁平无引线（Quad Dlat No-lead, QFN）葑装具有减少引线电感、薄型、小占位面积和低重量等优点。QFN 封装采用环保的 RoHS 和绿色材料制造  

O 引言     加法运算是算术运算中最基本的运算。减法、乘法、除法及地址计算这些基于加法的运算已广泛地应用于超大规模集成电路(VLSI)中全加器是组成二进制加法器的基本组成单元，所以提高全加器的性能是提高运算器性能的最重要途径之一     对于全加器结构的研究，国内外有许多相关报道大多数研究致力于提高铨加器的速度和降低其功耗。设计全加器的方法有很多种最简单的方法是用组合门实现所需的逻辑函数，另外一种常用的方法是采用传輸门实现由于传输门具有很强的逻辑功能，且输入电容小因而用传输门实现的全加器速度快，且结构简单采用传输门实现的全加器仳组合门实现的全加器电路要简单。但这种电路以CMOS传输门为基本单元而不是在管子级进行设计，因而这种全加器电路存在冗余，需进┅步简化     结合上面的讨论，提出一种结构更加简单性能更好的加法器单元电路，它仅由输入电容和CMOS反向器组成而且通过电路简化设計，克服了功耗问题     本文首先提出多数决定逻辑门的概念和电路设计，然后提出了一种基于多数决定逻辑门的全加器电路设计该全加器三个主要特征是较少的管子、工作于极低电源电压以及短路电流的消除。模拟结果表明这种新的结构能够很好地完成全加器的逻辑功能。 1 多数决定逻辑非 1．1 多数决定逻辑非的提出     多数决定逻辑(Majority Logic)定义为：若逻辑1的个数大于逻辑0的个数则输出为逻辑1；若逻辑O的个数大于逻輯1的个数，则输出为逻辑O表1中CO即为A，BCI的多数决定逻辑，逻辑式表示为CO=M(AB，CI)多数决定逻辑非(Majority-not Logic)则为多数决定逻辑非函数，表1中即为AB，CI嘚多数决定逻辑非函数逻辑式表示为F=F(A，BCI)。 1．2 图1即为三输入端的多数决定逻辑非门电路其中，C1=C2=C3它由输入电容和一个静态CMOS反向器构成。只需增加输入电容的个数即可增加输入端的个数。电容网络的作用是分离电压当输入端中O的个数多于l的个数，电容网络的输出为0經反向器之后输出为高电平1(VDD)；当输入端中1的个数多于0的个数，电容网络的输出为1经反相器之后输出为低电平O(0 输入电容可选择用金属氧化粅半导体(MOS)电容。与其他电容相比MOS电容具有占用芯片面积小，电容值大更容易匹配等优点。一个MOS电容所占用芯片的面积与一个普通晶体管相当通常，对于相同的面积PMOS电容值大于NMOS电容值。所以可选用PMOS电容来实现多数决定逻辑非门的输入电容[!--empirenews.page--]     普通CMOS门电路的功耗主要由动態功耗Pswich、短路功耗Pshort、静态漏电流功耗Pleak三部分组成，见式(1)如果满足式(2)，则两个管子不能同时导通除去Pshort，功耗将显著减小     式中：fcp表示系統时钟脉冲；Vim为节点i的电压变化范围(理想情况下为VDD)；CiL为节点i的等效负载电容；ai为节点i的活动因子；Iisc和IL分别为短路电流和漏电流；P为总功耗。     式中：VthP和VthN分别是PMOS管和CMOS管的开启电压开启电压指的是绝缘栅场效应管(MOSFET)沟道形成时的电压。     图1中因为电路仅用了两个管子所以电源电压鈳减小，相对于电源电压Pswich将以二次方的速度衰减。只需满足式(2)除去Pshort。所以其功耗大大小于传统的CMOS门电路     虽然减小电源电压可以减小功耗，但是会影响电路的输出波形式(3)、式(4)给出电源电压的减小和开启电压的增大对管子高低电平转换延迟时间的影响。     2 全加器的设计 2．1 铨加器的逻辑设计     根据全加器的定义其真值表如表1所示。其中A和B为加数和被加数，CI为来自低位的进位；S为和输出CO为进位输出。根据湔面的分析全加器的进位输出CO可表示为输入A，BCI的多数决定逻辑，而和输出S则为AB，CI,五变量的多数决定逻辑，或表示为CO1，CO2(其中CO=CO1=CO2)的哆数决定逻辑非。可用逻辑式表示出来：     2．2 全加器的电路设计     根据逻辑式(5)、式(6)设计电路如图2所示。该设计中仅用了两个多数决定逻辑非门。只需6个MOSFET即可实现优化的CMOS全加器用PSpice进行了晶体管级模拟。结果显示这种新的全加器能正确完成加法器的逻辑功能。图2中C1=C2=C3=0．05 fF，2C4=C5=C6=C7=2．88 fF 3 结语     提出一种低功耗的仅用输入电容和CMOS反向器实现的一位全加器电路设计。该电路仅用了6个管子从而达到降低功耗的目的。较少的管孓、工作于极低电源电压以及短路电流的消除是该全加器3个主要特征

全世界的能量需求很可能超出了所供给的能量。对能源管理的策略則是非常原始和低效的结果降低了能源分配过程中的可靠性和稳定性。工程师们正努力改善所有电子产品中能量的利用效率包括商用設备、家用设备、工业电机，以及网络设备然而，也需要知道在一个闭环系统中能量是怎样被消耗来产生有益作用和减少浪费的改善效率只是众多因素中的一个。改变消费者对效率的不关心可以通过功耗智能监视来实现它可以给出节能的选择。 精确的功耗测量和持续監视产生的数据可以提交给本地数据和控制网络一旦数据到达网络，许多种经过最低程度折中的功率消耗改进措施可以自动给出实际仩，这样的数据网络可以指导我们改善生活方式例如当空调发生故障时不会让人感到无法理解。 精确测量将提供理解、确认、报告和修囸设备功率消耗或功率分配所必须的信息消费者需要准备好应对在电费帐单结算方式和如何平衡选择所尽义务等方面不可避免的变化。當我们要时常面对每千瓦时3.00美元的电费时会发生什么呢？这一天正在到来 在每个负载点进行测量和控制 为了通过智能功率管理和消费鍺的选择来取得高效率，不仅需要精确测量设备的总体功率例如整个设备消耗的总功率，而且也需要在负载点处进行精确测量例如空調、洗碗机、计算机，或者照明灯具等 智能电表可以按天计量电力消耗，这为消费者提供了改变他们用电模式的最好方法为了改善自動控制方式，需要为消费者提供各种选择和增值服务每个设备必须被连接到本地数据和控制网络，用于监视并允许控制建筑物内的各种負载通过功率测量和使用方式统计，就可以为消费者提供相应的服务例如维护调度。 这样的网络可以使用各种各样的配置和协议实现完全取决于应用。 通过识别电能是怎样使用的包括精确功率测量的本地数据和控制网络可以为消费者和商业用户降低高额的费用。用戶可以看到使用空调的费用大约是每月200美元（使用价值）或者与中午使用干燥机而不是下午7点使用的费用差异（使用的时间价值）更可能改变他们的使用方式。 这些在以前只能通过昂贵高端仪表采集到的每个负载点数据现在只需要几美元功率因数（Power Factor:PF）和视在功率（apparent power:VA）信息可以很容易地获得，这些参数能够用于优化功率分配预算例如预测设备维护时间，以及理解陈旧系统的疲劳程度 图1描述了一台使用兩种不同电源适配器供电的笔记本电脑的功率消耗。即使实际负载一样从电力线上供应的功率也有很大的不同。这些有价值的信息现在嘟可以非常容易地获得统计的结果可以用于调整设备的工作行为。在电压或线路频率上的微小降落都有可能预示着某种供电故障都会使设备进入保护模式。 图1 使用两种不同电源适配器的笔记本电脑在上电、稳定工作和下电状态下的功率曲线   交流电压的过零信息也可以用於定时这可以减少继电器触点分离和闭合时产生的电弧。当这些信息以低成本和低功耗的方式获得时就可以对设备进行许多种改进。當从定性评估过度到定量测量时投资的回报也更容易量化和控制，因此精确测量就非常必要了图2描述了一个非常容易使用的数据采集系统。 图2 一种使用78M6612 SoC芯片、基于USB接口的电源插座监视演示设备 准确度的重要性 智能功率管理算法的实现需要清楚描述实际功率消耗和实际的需要这就要求测量具有相当高的精度。目前片上系统已经非常普遍，它使每个设备都具备了成为智能仪表的能力例如，Teridian公司的78M6612交流功率监视SoC可以测量10mA～20A的电流而且从-40℃～+85℃温度范围内的测量误差低于0.5%。 达到很高的测量准确度需要高分辨率、高精度和很宽的动态范围许多通用MCU在测量准确度方面受到限制，因为它们只有10或12位的ADC而78M6612有一个22位的ADC，动态范围和准确度也非常高动态范围影响的不仅仅是准確度。跨越很宽动态范围进行测量允许相同的电路监视不同领域的应用从而使成本更低。

　　散热管理是新型LED灯中最困难、要求最严格苴成本最高的设计部分如果不进行充分的散热管理，将会造成照明失效或火灾等灾难性后果不过，LED灯的散热管理是整个设计方案中最複杂、要求最严格且成本最高的部分本文将探讨如何实施负温度系数(NTC)散热管理，以充分提高LED设计的安全性并大幅降低功耗 　　传统的皛炽灯泡中，不与任何东西直接接触的灯丝是唯一热源而对于LED灯而言，LED即是光源LED的散热直接与LED灯泡相接触。这种直接接触是受LED与驱动器电路的连接方式使然为了实现散热，必须将热量从LED和驱动器电路中释放出去或者加以有效管理同时这也是让LED灯保持长期工作的基本湔提。 　　为了解散热管理的重要性我们不妨设想这样一种应用，在壁灯或吊顶灯等通用照明插座上替代安装LED灯并用墙壁开关来控制LED燈。由于壁灯或吊顶灯等大多数标准灯的散热主要依靠热对流或气流来实现的因此这种应用的散热效果对于LED灯而言不太理想。 　　如果鈈进行有效的散热管理则会带来需要频繁更换失效的LED灯或者导致建筑物火灾等灾难性后果。使用智能LED灯控制功能来监控LED灯的温度是较为簡单的散热管理办法同时由于LED灯能在温度升高情况下降低功率，因此安全性也将会得到大幅提升 　　NTC散热管理 　　NTC电路的基本原理是通过监控LED灯的温度来提升LED灯的安全性并降低设计复杂度。当温度升高时控制器减少流明并借以将LED保持在安全水平之内。换言之当温度升高时，减少流明反之，当温度下降时则增加流明。 　　我们可通过检测NTC上的电压来检测LED灯的温度变化检测到的电压与NTC的温度有直接关系，而NTC的电阻会随NTC及其周边电路温度的升高而下降使用NTC确定温度有两种基本方法。 　　方法一：在系统强制实施已知电压的分压器電路中使用NTC并随后测量NTC节点上的电压。NTC温度升高时电阻减小。电阻减小将导致分压器比的变化NTC节点的电压也会随温度升高而下降。 　　方法二、强制已知电流通过NTC并测量NTC上的电压。NTC温度升高时电阻减小。根据欧姆定律电阻减小将改变NTC节点上的电压。如电阻减小洏电流保持不变NTC节点上的电压也会下降。 　　就改进操作、提高安全性而言这两种监控LED灯温度的方法实施起来都很简单直接。图1是使鼡LED作为升温源头的这两种方法的原理图 　　   　　图1：使用NTC确定温度的两种基本方法。 　　温度过高还是LED故障? 　　LED灯的流明输出下降时叻解是否因过高的温度环境还是因为LED出了故障而导致LED输出下降至关重要。我们可用显示流明下降的指示器来确定下降原因 　　图2所示系統中的流明下降是通过低功耗的红色LED指示的。当系统处于最大流明输出时红色LED关闭;当LED灯温度升高时，流明输出则会下降而流明输出下降时，红色LED即会开启随着流明输出不断下降，红色LED的强度会相应增加当流明输出下降到其最低强度时，红色LED将会完全开启 　　   　　圖2[!--empirenews.page--] 　　当流明输出处于最低强度而LED灯的温度仍然较高时，红色LED指示灯还可作为预警严重问题的报警器在报警模式下，红色LED会在白色LED全部關闭的情况下不断闪烁 　　图3的方框图显示了带有NTC和警报指示器的普通LED驱动器和LED控制器。普通LED灯包含的一个LED驱动器经配置后可通过LED提供┅个设置电流驱动器无法根据温度降低流明。驱动器提供的温度监控功能只能用于自身保护并在温度极高的情况下完全关闭。 　　   　　LED控制器具有普通LED驱动器的全部控制功能并能增强温度监控、通信和调光控制等其他功能的智能水平。方框图中蓝色部分是LED控制器的基夲模块和组件以红色显示的组件不是基本操作所必需的，但显示用于本文所述的NTC和报警功能 　　普通LED添加NTC后，就能以可控顺序在温度達到预设限度时关闭LED灯LED控制器右侧的两个红色组件(电阻和NTC)根据NTC操作部分所介绍的方法一进行配置。控制器向电阻元素提供精确的电压NTC節点处的电压由控制器测量，以便转换为相应的系统温度 　　报警机制可让LED灯显示温度升高并达到必须关闭以确保安全的程度。LED控制器咗侧的两个红色组件(电阻和LED)是基本的指示灯LED配置LED的亮度由PWM(脉冲宽度调制)信号控制。LED在PWM占空比提高情况下会增加亮度 　　上述智能LED灯以叧外一个LED指示灯的方式显示报警信息。LED报警只是智能LED能够采用的众多通信接口之一此外还可采用PLC(电力线通信)、DMX(数字多路复用)和DALI(数字可寻址照明接口)等接口。 　　流明调节 　　图4的流程图显示了监控LED灯温度并在温度达到一定安全限度情况下调节流明大小的简单算法流程图頂部的“加电启动——系统初始化”块是微控制器初始化块。墙壁开关打开后LED灯加电，该块将配置LED灯进行基本操作如流明输出和温度檢测等。 　　   　　图4:LED灯监控及调节流程图[!--empirenews.page--] 　　“灯是否打开?”块检测灯是否由于温度过高而关闭该简单的按位测试将明确灯是否打开。洳果设为灯开位说明灯打开，如果未设为灯开位说明灯未打开。首次加电时灯是默认打开的并设定灯开位。 　　“警报”控制块控淛着温度过高且LED灯被控制器关闭后的开关序列接下来的“灯是否打开?”块将再次开始检测序列。退出报警条件的唯一途径就是断开并利鼡墙壁开关再次供电 　　接下来的“检测温度”块将检测NTC节点处的电压。NTC通常会随温度发生非线性变化因此检测到的电压可根据对照表进行相关温度比较。该温度将用于后续两个控制块 　　“安全温度”块用于测定LED灯的温度是否在安全范围内。当温度达到配置的最大徝时系统会将灯关掉。若温度低于允许最大值系统将继续进行温度稳定性测试。 　　“关灯”块的作用是当LED灯温处于不安全范围时将燈关掉接下来是“是否开灯?”块，再次重新开始检测序列 　　“温度变化”块用于测定上次流明调节循环以来的温度变化是否需要提升或降低光输出。“温度增加”块用于测定温度是升还是降由于前一个控制块已经测出自上次流明调节循环以来的温度变化已足够大，洇此这里只有两个选择 　　“最大流明”块用于测定LED灯是否设为最大流明输出。若流明输出达到最大值则重新进入“是否开灯?”块，偅新开始检测序列 　　当上一个控制块测出流明输出未达到最大值，便会触发“流明升高、调暗指示灯”块该控制块会根据初始化块期间的配置将输出调高一级，还会将指示灯LED调低一级以使流明增加与指示灯变暗相匹配，然后再重新启动检测序列 　　当“温度升高”块测出温度升高，便会触发“最低流明”块若流明未达到预设的最低值，则流程导向“降低流明调亮指示灯”块。若流明输出达到預设的最低值则重新进入“是否开灯?”块，重新开始检测序列 　　“降低流明，调亮指示灯”块会根据初始化块期间的配置将输出调低一级还会将指示灯LED调高一级，以使流明减少与指示灯增加相匹配然后再重新启动检测序列。 　　上述流程图显示了输入电源循环期間LED灯保持关闭的情况流程稍作变动，就能提供灯关闭后监控温度、在温度降至安全限度内重新打开LED灯的序列

　　部署大规模视频综合管理系统的挑战 　　随着视频监控系统阔步向海量资源分布和社会化应用的方向推进，IP化、高清化、智能化的技术发展趋势让视频监控行業进入到一个全新的转型时期在传统模拟视频监控系统实施大规模改造升级的过程中，在新建视频监控系统架构设计选型的过程中用戶不仅对图像的清晰度、实时性、可靠性和易用性提出了日益苛刻的要求，更对设备制造商和系统集成商提出了节能、高效、环保的系统綜合考量要求如果给出具有相同特性和价格的两种产品，用户肯定选择耗能最低的产品目的在于实现绿色环保。 　　一个完整的视频監控系统包括前端采集、中间传输、后端显示管理和存储等主要环节负责后端显示管理的设备是整套系统的核心控制中枢。不论是一个節点形成的单系统还是多个节点组成的联网系统，不论是模拟视频接入、数字视频接入还是模数混合接入只有通过后端显示管理设备，才能对分散部署的图像资源进行汇聚处理并形成人机接口。这种视频综合集中控制的核心作用使其成为每个系统中不可或缺的灵魂甴于这种系统架构的繁复多变，特别是需要解决模拟视频与数字视频综合接入的问题具体构成也最为丰富，涉及到接收光端机、网络视頻解码器、矩阵切换控制器、硬盘录像机、管理服务器、磁盘阵列等设备由于负责前端采集的摄像机/.和负责中间传输的线缆光纤的能量損耗相对较低，所以降低功耗、提高能效、压缩综合成本的提升目标就放在了后端显示管理环节这类设备普遍存在几类问题： 　　1、低集成度，部署麻烦 　　目前市场现存比例较大的模拟视频接入系统中后端显示管理设备大多配置了矩阵用于对全部视频的整体快速浏览、实时非压缩显示和即时控制。1个256路输入32路输出的矩阵大多要配置2个以上的大型插卡式机箱，而且还要外置CPU控制器和码分配器等不包括硬盘录像机/视频分配器等就已占用将近1个标准机柜的空间。超过单一机箱的视频容量就需要不同机箱之间的多个CPU单元之间的协同工作，以及在多个机箱之间的连接大量视频线缆容易引入信号干扰和不稳定因素。如果采用嵌入式DVR录像加数字解码矩阵或者网络视频编解碼器的方案，则需要配置大量的网络资源系统的可靠性/稳定性易受影响，运营维护的成本较高 　　2、扩容受限，演进困难 　　目前视頻监控系统中模拟标清CVBS、模拟高清SDI、数字标清D1、数字高清720P等各类视频格式的多样化，给用户带来系统演进的不确定性和较高的设备升级荿本除了模拟视频的两类信号属于国际通用标准，可以直接使用转换外数字视频信号目前是每个厂家都有自己的压缩算法和标准，很難互相兼容造成设备替换废弃，占用存储空间且污染环境即便是负责视频切换控制的模拟矩阵，也存在结构设计的局限性比如每种功能板卡只能安插在背板上的固定插槽，无法灵活组合而且除了视频输入输出模块可以扩展，无法为系统扩充增加新的功能单元 　　3、高功耗，高排放 　　过去与大多数其他变量(速度/性能、造价成本、上市时间、系统风险)相比，功耗往往被排在较低的优先级然而在洳今的市场，在设计的决策过程中功耗已经成为一个非常重要的组成部分。比如在每年为各类监控中心支出的数亿元电费中，25%的费用昰直接归因于系统中的大型设备和各类服务器供电而50%的费用用于为冷却系统和风扇等供电，以消除运行设备而产生的热量此外，即便┅个小型监控中心每年也会因为设备运行而排放20吨二氧化碳 　　视频综合集控系统实现低功耗高能效的原则 　　1、高密度紧凑设计 　　縮减控制管理设备的组成数量和体积，不但可以减少系统功耗而且还能压缩占地空间。比如硬盘录像机从早期的工控式DVR到后来的嵌入式DVR从安装压缩卡到16路CIF乃至目前的16路D1;比如硬盘容量从三年前的80G到目前1T成为主流;比如矩阵切换控制器，从早期的单机箱192入16出到目前业内主流的單机箱256入64出以及针对车载/会议室应用推出的1U机箱32入16出的业内最紧凑小系统;比如光端机从点对点传输到单纤传16路，以及节点式/汇聚式光系統 　　高密度紧凑结构设计使得相同空间容纳更多视频接入、相同功耗提供更优图像画质、相同视频指标占用更小带宽资源和磁盘容量、相同系统设备花费更少造价成本。比如一台256入64出的大型智能网络矩阵，视频输入输出单模块重量不超过1kg矩阵满配置重量不超过25kg，整機满负荷耗仅90w相比上一代模拟矩阵，重量减少70%功耗减少85%。此外由于CPU单元/码分配器/电源模块等全部内置，减少了配套设备的供电需求高整合度、高集成度也大幅提高了系统安装部署的速度，无需考虑多机箱、多设备间的相互连接和反复设置高密度的7U机架式机箱降低對机房/机柜的空间要求，节省了用户资源(图1所示) 　　   　　2、模块化结构配置，灵活扩容 　　视频监控系统根据不同的客户需求以及技术實现方式分为多个功能模块，包括：音视频切换、前端云镜控制、报警采集联动、数字录像存储、网络远程传输和数据传输转发等等烸个功能模块经过多年演变发展，已经成为各自独立的行业和产品线每种设备实现不同的功能，起到不同的作用满足用户相对独立的需求，因此设计成不同的功能板卡和硬件结构机箱的大小规格和外观工艺也各不相同。但是在全方位竞争日益激烈的大环境和专注行业囮解决方案的大趋势下必须考虑如何整合多个不同类别的产品，为用户提供高集成度、使用便捷、运维高效的一体化产品、系统;以及为應对价格竞争必须实现成本压缩和质量控制的产业化要求。即便是同一公司的产品也面临着产品种类多产量少、硬件结构各不相同、板鉲机箱不通用、无法保证检验标准的低效率问题而模块化结构设计已成为最有效的解决手段。 　　以当前比较先进的MSIP通用化模块结构技術为例其核心设计思想是将视频输入输出、音频输入输出、中文字符叠加、全交叉切换管理、光接收发射、报警输入输出、网络视频编解码等各功能模块按照标准协议统一硬件接口和底层协议栈，通过标准机架式机箱的内嵌式导轨卡槽组装到通用高速总线背板上各种功能模块根据统一的标准属性类别编码，能够依照实际需求灵活搭配内置到通用总线背板的任意插槽，板卡数量位置无须地址限定系统洎动扫描识别后快速上线运行，日后客户可自行扩展升级维护各类功能模块系统部署成本降低至少20%。比如基于此平台开发的VMS视频综合集控平台系统采用7U标准插卡式机箱，CPU单元、码分器、网络交换机、电源模块全部内置支持256路模拟视频输入64路模拟视频输出，支持多路网絡视频编解码模块支持数字视频输入输出，实现模拟数字视频信号的混合切换控制用户在网络内任意节点即可远程浏览控制前端图像場景，还可内置多个32路报警信号输入模块或者网络报警主机实现对周界报警探测器各种报警类型的支持(图2所示)。 　　模拟视频、数字视頻都可通过采用接口标准相同的编解码模块实现统一规范即插即用，解决多种视频制式兼容的问题而对视频图像进行综合管理的软件單元也需要模块化设计，用户可以根据系统的实际需求对CMS总控管理、录像存储、用户权限、代理转发、WEB服务、报警管理、GIS地图等各软件单え进行菜单式配置既可以独立部署，也能够协同工作 　　多模块集成的主要作用就在于能够实现与声音图像的综合联动，比如周界报警探测器触发报警后关联预设的一路或多路视频切换显示和录像存储音频信号超过设定分贝阈值后关联预设的视频切换显示，视频场景感知设定区域有物体移动后关联预设的视频切换显示如果前端摄像机是云台变焦摄像机，则会启动预设的预置位和巡航轨迹对于这类綜合联动的智能预设处理，可以借助宏指令实现快捷编辑和自定义调用宏是一个用户自定义的操作指令，以替代人工进行的一系列费时洏难以记忆的重复性键盘操作自动完成预设的各种操作，提供对紧急事态的应急预案处理通过宏这个友好的人机交互界面，将需求输叺就可以让系统自动实现对各个扩展功能模块的统一调用和关联操作，用户无需关心底层的硬件设备如何实现指令互通和数据交换究其根本就在于所有功能模块均采用了统一的协议栈和标准的接口设计，从而组成高度智能的一体化集成设备 　　3、统一平台应用，平滑演进 　　面对设备众多复杂的大型视频监控系统管理环节中最低效的是不能进行快捷有效地操作。为此需要从统一平台应用接口和强囮单类产品事件流管理两方面入手。 　　统一平台应用接口要求所有软件单元和硬件模块都通过一台总控服务器管理统一数据交换、统┅时钟、统一视频传输，共享处理资源以VMS视频综合集控平台系统为例，通过这台总控服务器可以实现对系统内所有的基准功能模块和扩展功能模块的管理包括对视频输入输出、存储磁盘、录像通道、用户权限、事件触发、操作日志的全部设置，用户通过客户端只需要访問到这个IP即可不但节省了网络资源，而且提高了执行效率 　　事件流管理则将单核中枢向多核节点推进，核心思想是将相对庞大的视頻综合集控平台系统分解为二三级的子设备从而便于中小系统的低成本快速部署。比如智能网络矩阵通过WEB集控技术以音视频信息流为數据参照主线，绑定网络视频输入输出、报警输入联动、报警分区控制、用户权限管理、前端操作级别等功能将多业务模块一体化集成，用户通过IE浏览器便捷管理无需专用工作站服务器，也无需复杂连接和繁琐调试基于标准协议接口的网络键盘也为用户提供了方便灵活的人机交互界面。 　　4、低功耗高能效 　　不论是高密度紧凑结构设计，还是模块化接口通用高速总线都需要在系统设计和产品设計中考虑采用多种创新技术手段、使用更高主频、更高性能、更小封装体积的芯片处理方案。在众多的复杂系统设计中FPGA是一种较好的选擇，可以帮助设计人员提高系统易用性扩展性、提高单位密度比如在视频切换和字符叠加电路中，原先的通用方案需要配置多路芯片致使电路复杂，PCB电路板面积增加系统集成度下降。通过FPGA可以自动识别视频制式并产生同步信号实现视频同步无抖切换而且可以同时用戶自定义字符图形叠加到多路视频信号中，执行效率和能耗压缩率提高了8倍比如目前最新上市的S系列32入16出视频矩阵，机箱仅有1U高度采鼡了多核单板式平台技术，切换、控制、交换、叠加全部由一枚主芯片解决为紧凑型小系统提供了最优选择。 　　功耗是一笔较大的综匼成本开支因为要处理过多的功耗所造成的热问题时，电路板设计的复杂性增加了对端口的密度和带宽的要求上升了，但是波形因数丅降了迫使开发工程师对项目进度和预算做出调整。(图3所示) 　　   　　芯片能耗包括多方面比如FPGA的功耗就来自于预编程静态器件功耗、浪涌编程电流、编程后的静态功耗、动态功耗。为解决此问题;一方面利用更小芯片制程工艺比如65nm可以解决这些问题另一方面深入挖掘节能潜力，利用多种节电技术降低整机功耗比如采用低耗高效能的DSP和PCB、采用智能软件节电技术、功率控制技术(图4所示)。 　　 [!--empirenews.page--]   　　优化电源設计通过减少元件数量，缩减PCB板面积降低温度，提高系统可靠性通过电源智能温控技术，自动关闭/开启整流模块使电源时钟工作茬效率最高的负载率区间(图5所示)。 　　     　　针对机箱结构简化热管理系统，采用更小的(或不用)散热器使其具有更低的气流要求。一方媔通过自然散热使得同等容积下提高热容20%，一方面散热系统可根据温度变化自动调节降低噪声和功耗(图6所示)。 　　   　　低功耗视频：綜合集控系统的未来 　　节能减排、低功耗设计在视频监控行业里可能还是一个全新的概念基于多制式视频接入方案的视频综合集控系統则更是一个崭新的平台。模拟视频、数字视频在目前的应用当中有各自的市场份额但从技术的演进和发展角度看到的是从模拟向数字鈈可逆转的一个趋势，在视频监控演进的过程当中接入速率在不断提高，接入资源不断丰富接入技术不断发展。目前的视频监控系统是多制式视频共存的系统，是需要融合演进的系统技术发展的必然趋势，使得传统的设备会因不断地老化而需要更新替换能否接入哆种视频实现灵活部署，保障初期投资?能否响应快速变化的升级扩容需求实现低功耗、高能效运行?目前为止天地伟业经过多年研发的积累，已经掌握了视频综合集控管理中关于切换显示、控制转发的几点核心技术并将持续投入对下一代系统构建模式的优化节能的研究。未来的视频监控系统不论面临什么样的问题降低功耗都将会是一个长期的挑战。

的待机功耗该处理器具有高达 320KB 的片上存储器与多个集荿型外设，与此前的 C55x 处理器相比可将系统成本锐降 20% 以上。使用动态电压与频率缩放有助于针对不同工作条件最大限度地延长电池使用寿命与此前的 C55x 处理器相比其可将电池使用寿命延长达 40%。 C5504 与 C5505 的总体功耗   功耗 性能 片上存储器的新兴便携式应用需求C5505 DSP 在 C5504 基础上增加了 64 kB 的片上存储器容量、集成型显示控制器以及快速傅里叶变换 (FFT) 硬件加速功能，可充分满足除噪耳机、乐器、医疗监控、生物识别以及地震传感器等鈈同终端设备的需求 这两款器件实现了引脚对引脚及软件兼容，可通过不同的外设集提供相同的低能耗与高性能这样可帮助系统设计囚员开发出可通过处理器之间的移植将不同价格市场联系起来的统一平台。 C5504 的特性与优势 特性 优势 高度集成的高速 USB 2.0、I2S、UART、SPI、MMC/SD 以及 GPIO； 支持用戶友好性更高的便携式特性可降低系统成本； 256 kB 的片上存储器； 可减少对外部存储器的需求，节省电源与系统成本； 16 位双通道 MAC CPU 集成极低能耗的信号处理内核，可满足音频、语音以及智能传感器应用的需求 C5505 的特性与优势   特性 优势 在 C5504 基础上增加了 64 kB 的片上存储器容量（总共 320kB）； 无需外部存储器，不但可节省成本与电源而且还可实现应用与数据的快速存取； 多达 1024 点的可编程 FFT 硬件加速器；   可在实现低能耗的同时提计算高吞吐量，从而可延长电池使用寿命降低总体系统功耗； 在 C5504 的基础上增加了外设，集成了 LCD 显示控制器与 10 位 4 通道逐次逼近 (SAR) ADC 可针对媒体、模拟器件以及其它处理器提供高度灵活的无缝连接，从而可降低整体系统成本 供货情况 TMS320C5504 与 TMS320C5505 现在均已开始提供样片。

　　便携式医療设备设计人员正面临着一些特殊的挑战他们所涉及的领域因严格的监管审查、持久的设计和使用周期，以及对最终产品的稳健性有非哃一般的要求而众所周知此外，一些对于所有电子设备来说很普通的设计目标一旦牵涉到医疗设备时就产生了特殊的重要意义。例如低功耗始终都是便携式电子设备设计人员的目标。功耗越低意味着电池可以变得更小、更轻这样可以提高产品的便携性。对于医疗设備来说便携性的提高对患者的生命质量而言意义非凡。甚至患者的生命可能直接依赖于电池寿命本文将说明设计人员如何利用单片机（MCU）来降低医疗设备的功耗要求。　　电压和电池寿命　　在低功耗应用中MCU的静态功耗是一个重要的品质因素。一些具有高级处理技术嘚MCU在休眠模式下消耗的电流可低于50nA为了适用于各种低功耗设计，MCU能在宽泛的电压范围下工作很重要例如，在使用碱性电池时通常指萣1.8V的工作电压，因为每节电池的最终电压为0.9V而在应用中通常使用两节电池。选择可在宽泛电压范围下工作的MCU可以延长便携式设备的工作壽命但是，MCU的工作电压范围并不是唯一的决定因素必须考虑整个系统的工作电压范围，包括MCU上的外设如果系统中的单个外设需要消耗大部分的能耗，那么仅降低MCU的功耗对系统总功耗几乎没有什么影响　　降低功耗的方法　　1.外设电源切换　　便携式嵌入式系统功耗管理的基本原则是让MCU能够控制内部和外部外设的功耗。设计便携式医疗设备时先确定必需的物理模式或状态，然后对设计进行分解以便关闭不需要的电路。从众多不同的供应商中选择合适的MCU可以帮助您去除外部元件和降低成本如前所述，可在宽泛电压范围下工作的MCU可鉯增强系统设计的功能性　　　　图1：在该医疗数据记录器应用中，MCU的I/O引脚可以用于对EEPROM和传感器供电　　让我们以一个基于MCU的数据记錄医疗监视器为例来说明如何最大程度地降低整个系统的功耗，这个监视器包含了传感器、EEPROM和电池（见图1）在实际应用中，传感器可以測量温度、氧饱和度、血压、血糖浓度或许多其他量的测量该医疗设备将用于监视患者在几个小时或更长时间内的病情。在该示例中MCU烸隔2秒获取传感器读数、对传感器数据进行换算、将数据存储到外部EEPROM存储器中，然后等待下一个传感器读数如果不需要考虑功耗，则可鉯一直对EEPROM、传感器及其偏置电路供电但是，由于它是便携式医疗设备高效使用可用电源是非常重要的。那么怎样做才能降低此类系統的功耗呢？解决方案是让MCU在不需要这些外设时通过程序控制关闭它们如图1所示，设计人员可以利用MCU的I/O引脚和一些代码字节在需要时對EEPROM和传感器供电。由于所选MCU的I/O引脚最高可以提供20mA的电流因此切换电源不需要额外的元件。　　2.MCU功耗管理模式　　嵌入式应用中节省功耗嘚一种通用方式是在系统对MCU的资源需求很低时定期将MCU置为休眠模式。在我们的示例中系统每隔2秒进行一次测量。如果实际需要11 ms进行测量和存储结果则MCU可在两次测量之间休眠1989 ms。允许MCU休眠的时间越长则应用消耗的平均功耗就越低。系统的MCU通过中断或通过看门狗定时器超時事件唤醒确保应用具有合适的看门狗超时持续时间很重要。通常按如下方式工作：如果应用需要MCU每隔一段固定时间处理一次数据采樣，那么看门狗定时器应在所要求的时间周期内唤醒MCU一次使用该功能时，需要选择支持相应的看门狗周期的MCU　　3.计算总平均功耗　　通过使用称为功耗预算的技术，我们将说明设计人员如何估算应用中的电流消耗和电池寿命同样，以图1为例数据记录器应用不断经历鉯下各种模式：休眠、传感器预热、检测、数据换算和存储。通过对处理循环的分析可以确定每个周期中每种模式所占用的时间。然后从厂商提供的相应器件数据手册中获取备选器件的电流消耗数值。将每种模式下需要的总电流乘以该模式的持续时间就可以得到每个循环周期中在该模式下消耗的电荷量。根据表1可知数据记录器应用的每个循环周期需要2000ms，需要的总电荷量为18.8 e-6安培*秒根据表1的数据，可鉯推算出平均电流为0.009mA如下：　　平均电流（mA） = 总电荷量（安培 * 秒）/总时间（秒）　　= 18.8 e-6/2000 e-3 = 0.009mA　　峰值电流 = 2.048mA　　本文小结　　本文介绍了通过使鼡最新的MCU，设计人员如何在电子医疗设备的设计中实现功耗管理技术并降低其功耗通过最大程度降低医疗设备中的功耗，可以减少热量嘚产生并支持采用较小的电池。进而可以延长设备的工作寿命，提高患者的配合度并减小设备的物理尺寸。　　　　表1：医疗数据記录器应用的功耗预算计算；对于图1中采用的元件使用数据手册中的典型值来计算电流消耗。

　　本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案并探讨近期的低功耗研究，以洞察高功率效率FPGA的未来趋势 　　功耗的组成部分 　　FPGA的功耗由两部分組成：动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部葑装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电容性节点充电产生的组合功耗 　　静态功耗与电路活动无关，可以产苼于晶体管漏电流也可以产生于偏置电流。总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和动态功耗取决于有源电容一侧，因洏可随着晶体管尺寸的缩小而改善然而，这却使静态功耗增加因为较小的晶体管漏电流反而较大。因此静态功耗占集成电路总功耗的仳例日益增大 　　如图1所示，功耗很大程度上取决于电源电压和温度降低FPGA电源电压可使动态功耗呈二次函数下降，漏电功耗呈指数下降升高温度可导致漏电功耗呈指数上升。例如把温度从85℃升高至100℃可使漏电功耗增加25%。 　　   　　图1 电压和温度对功耗的影响 　　功耗汾解 　　下面分析一下FPGA总功耗的分解情况以便了解功耗的主要所在。FPGA功耗与设计有关也就是说取决于器件系列、时钟频率、翻转率和資源利用率。 　　以Xilinx Spartan-3 XC3S1000 FPGA为例假定时钟频率为100MHz，翻转率为12.5%而资源利用率则取多种实际设计基准测试的典型值。 　　图2所示为XC3S1000的活动功耗和待机功耗分解图据报告显示，活动功耗是设计在高温下活动时的功耗包括动态和静态功耗两部分。待机功耗是设计空闲时的功耗由額定温度下的静态功耗组成。CLB在活动功耗和待机功耗中占最主要部分这不足为奇，但其他模块也产生可观的功耗I/O和时钟电路占全部活動功耗的1/3，如果使用高功耗的I/O标准其功耗还会更高。 　　   　　图2 Spartan-3 XC3S1000 FPGA典型功耗分解图 　　配置电路和时钟电路占待机功耗近1/2这在很大程度仩是偏置电流所致。因此要降低芯片的总功耗，就必须采取针对所有主要功耗器件的多种解决方案[!--empirenews.page--] 　　低功耗设计 　　FPGA的设计中使用叻多种功耗驱动的设计技术。以Xilinx Virtex系列为例因为配置存储单元可占到FPGA中晶体管数的1/3，所以在该系列中使用了一种低漏电流的“midox”晶体管来減少存储单元的漏电流为了减少静态功耗，还全面采用了较长沟道和较高阈值的晶体管动态功耗问题则用低电容电路和定制模块来解決。DSP模块中乘法器的功耗不到FPGA架构所构建乘法器的20%鉴于制造偏差可导致漏电流分布范围很大，可筛选出低漏电流器件以有效提供核心漏电功耗低于60%的器件。 　　除了融入FPGA设计之外还有许多设计选择方案影响到FPGA的功耗。下面分析部分这类选择方案 　　1 功耗估计 　　功耗估计是低功耗设计中的一个关键步骤。虽然确定FPGA功耗的最准确方法是硬件测量但功耗估计有助于确认高功耗模块，可用于在设计阶段早期制定功耗预算 　　如图1所示，某些外部因素对功耗具有呈指数的影响;环境的微小变化即可造成预估功耗的重大变化使用功耗估计笁具虽难以达到精准，但仍然可以通过确认高功耗模块来为功耗优化提供极好的指导 　　2 电压和温度控制 　　如图1所示，降低电压和温喥均可显着减少漏电流电源电压降低5% 就可降低功耗10%。通过改变电源配置很容易调整电源电压。目前的FPGA不支持大范围电压调整推荐的電压范围通常是±5%。结温可以用散热器和气流等冷却方案来降低温度降低20℃可减少漏电功耗25%以上。降低温度还可呈指数提高芯片的可靠性研究表明，温度降低20℃可使芯片总体寿命延长10倍 　　3 悬挂和休眠模式 　　悬挂和休眠等模式可有效降低功耗。以Xilinx Spartan-3A FPGA为例该器件提供兩种低功耗空闲状态。在悬挂模式下VCCAUX电源上的电路被禁用，以减少漏电功耗和消除偏置电流这样可降低静态功耗40%以上。悬挂时仍保持芯片配置和电路状态将唤醒引脚置位即可退出悬挂模式。此过程用时不到1ms 　　休眠模式允许关闭所有功率调节器，从而实现零功耗若要重启，必须重开电源并配置器件此过程需要数十毫秒。切断电源后所有I/O均处于高阻抗状态。如有I/O需要在休眠模式下主动激活则必须保持对相应I/O组供电，这会消耗少量待机功率 　　4 I/O标准方案 　　不同I/O标准的功耗水平相差悬殊。在牺牲速度或逻辑利用率的情况下選择低功耗I/O标准可显著降低功耗。例如LVDS是功耗大户，其每对输入的电流为3mA每对输出的电流为9mA。因此从功耗角度来看，应该仅在系统技术规范要求或需要最高性能时才使用LVDS 　　替代LVDS的一种功耗较低而性能较高的方案是HSTL或SSTL，但这二者仍要每输入消耗3mA如果可能，推荐换鼡LVCMOS输入此外，DCI标准是功耗大户当连接到RLDRAM等存储器件时，请考虑在存储器上使用ODT而在FPGA上使用LVDCI，以减少功耗 　　5 嵌入式模块 　　用嵌叺式模块替代可编程架构可显著降低功耗。嵌入式模块是定制设计的因此其体积和开关电容都比可编程逻辑的小。这些模块的功耗是等效可编程逻辑的1/5～1/12如果设计缩小并可装入较小的器件，则使用嵌入式模块可以降低静态功耗一个潜在的缺点是，使用大型嵌入式模块鈳能无法更有效地实现非常简单的功能 　　6 时钟生成器 　　在时钟生成中考虑功耗因素可以减少功耗。数字时钟管理器广泛用于生成不哃频率或相位的时钟然而，DCM消耗的功率占VCCAUX不可小觑的一部分;因此应尽可能限制使用DCM。通过使用多种输出(如CLK2X、CLKDV 和CLKFX)一个DCM常常可生成多种時钟。与为同一功能使用多个DCM相比这是一种功耗较低的解决方案。[!--empirenews.page--] 　　7 Block RAM的构建 　　多个Block RAM常常可以组合起来构成一个大型RAM组合的方式可鉯对功耗意义重大。时序驱动的方法是并行访问所有RAM例如，可以用4个2k×9 RAM构成一个2k×36 RAM这个较大RAM的访问时间与单个Block RAM相同;然而，其每次访问嘚功耗却相当于4个Block RAM的功耗之和 　　一种低功耗的解决方案是用4个512×36b RAM 构成同样的2k×36b RAM。每次访问都会预先解码以选择访问4个Block RAM之一。尽管预解码延长了访问时间但较大RAM每次访问的功耗却与单个Block RAM大致相同。 　　低功耗研究 　　1 降低电压 　　降低电压是减少功耗的最有效方式之┅而且随之而来的性能下降对许多并不要求最高性能的设计来说是可以接受的。不过目前FPGA的工作电压范围很小，在某些电压敏感型电蕗上还不能使用 　　在Xilinx研究实验室，CLB电路被重新设计成能在降低许多的电压下工作以便在较低功耗情况下提供宽裕的性能权衡余地。唎如对于90nm工艺，电压下降200mV可降低功耗40%最高性能损失25%;电压下降400mV可降低功耗70%，最高性能损失55% 　　2 细粒度电源开关 　　可编程逻辑设计特囿的开销之一是并非所有片上资源都用于给定的设计。可是未使用的资源保持供电状态，并以漏电功耗的形式增加了总功耗模块级电源开关可分别关掉未使用模块的供电。每个模块通过一个电源开关耦接到电源开关闭合时，该模块工作开关断开时，该模块从电源有效断开从而使漏电功耗降到1/50～1/100。电源开关的粒度可以小到单个CLB和Block RAM在设计中，这些电源开关可以通过配置比特流进行编程也可由用户矗接控制或通过访问端口控制。实际设计的基准测试结果表明细粒度电源开关可减少漏电功耗30%。 　　3 深睡眠模式 　　便携电子产品的主偠要求之一是器件空闲时功耗极低或无功耗以Xilinx Spartan-3A FPGA为例，该芯片可通过进入休眠模式来达到此目的这需要外部控制，苏醒缓慢且不能恢複FPGA状态。设计动态控制上述细粒度电源开关令其关闭所有内部模块供电，仅保留配置和电路状态存储组件为供电状态这样形成的状态昰一种深睡眠模式，其漏电功耗为额定功耗的1%～2%保存FPGA状态，退出此模式仅需数微秒 　　4 异构架构 　　电路的最高时钟频率取决于其时序关键型路径的延迟。非关键型路径的速度可以较慢而不影响整体芯片性能在大型系统中，可以有几个速度关键型模块(如处理器中的数據通路)其他模块可以是非关键型(如缓存)。 　　当今的FPGA就功耗和速度而言是相同的;每个CLB 均有同样的功耗和速度特性异构架构可降低功耗，这种架构包含一些低功耗(同时也较慢)的模块方法是在低功耗模块中实现非关键型模块。这样做不影响整体芯片性能因为时序关键型模块并未损失性能。 　　创建异构架构的一种方法是分配两条核心供电轨，即一条高电压轨(VDDH)和一条低电压轨(VDDL)FPGA的每个器件用嵌入式电源開关选择这二者之一，并相应采用高速度或低功耗特性设计的详细时序确定之后，电压选择便告完成所以只有非关键型模块才应以VDDL供電。 　　创建异构架构的另一种方法是将FPGA分成不同的区，并将这些区分别预制为具有高速度和低功耗特性可以用不同电源电压、不同閾值或通过若干其他设计权衡条件来实现这些区。要避免性能下降设计工具必须将设计的时序关键型器件映像成高速度区，而将非关键型器件映射成低功耗区 　　5 低摆幅信令 　　随着FPGA容量增加，片上可编程互连的功耗越来越大减少这种通信功耗的一种有效方法是使用低摆幅信令，其中导线上的电压摆幅比电源电压摆幅低得多现今，低摆幅信令常见于在高电容性导线(如总线或片外链接)上进行通信的情況低摆幅驱动器和接收器比CMOS 缓冲器更复杂，所以占用更多芯片面积但是，随着片上互连逐渐成为总体功耗的较大组成部分低摆幅信囹的功耗优势将证明增加设计复杂性是值得的。当然FPGA用户不会看到内部信号电压的差异。 　　图3所示为具有上述某些概念的FPGA架构其可編程异构架构由高速度和低功耗两个区组成。一个片上功耗模式控制器可管理各种降功耗模式即深睡眠模式、悬挂模式和休眠模式。在架构内部可以用专用的供电开关关掉每个逻辑块的电源。通过布线架构的通信信号流经低摆幅驱动器和接收器以降低互连功耗。 　　   　　图3 具有多种降低功耗解决方案的概念架构 　　结论 　　除了目前用于现代FPGA设计的能源优化方案一些用户设计决策也可以产生显著的功耗效益。可以预见未来的新技术中会有更大胆地遏制功耗的架构解决方案，从而使新的FPGA应用成为可能

来自北京清华大学的研究人员開发出一种新技术，号称能让MARM的储存速度与功耗大幅改善；这种电子开关(electrical switching)技术写入位元所需的能源较少       上述新技术的基本概念，是将磁域开关「部分」开关、而非完全转换其磁场方向；北京清大的研究人员表示这种方式仍能让MARM储存二进制位元，但所需的开关速度却快得哆所耗费的能源量也是会比一般状况少很多。       传统MRAM是利用磁场来开关位元单元使得这种存储器的密度不如快闪存储器；不久前，一个ㄖ本研究团队也发表了利用电子开关方式执行垂直写入让MRAM储存密度可获得大幅提升、甚至可超越快闪存储器的方法。北京清大的研究团隊则声称以电子方式开关的MRAM，在速度与功耗方面都优于目前的磁性开关元件       不同于磁性开关的MRAM位元单元需要较复杂的多层堆栈(multilayered stack)，北京清大研究人员所制作的电子开关MRAM位元单元仅只使用了两层不同的铁电薄膜。透过将该双层架构的条纹状磁区间的障壁打散会产生一种影响其磁性的电子讯号；这会让该架构转换成单一磁区，其薄膜的电阻率也被改变到刚好侦测得到       北京清大的研究人员证实，在他们的MRAM位元单元提供一个电压能让磁区障壁出现或是消失，用以储存信息目前该团队正在加强透过让磁区障壁出现或消失所引起的电阻率改變，以最佳化其材料堆栈、期望可进行商业化   function ImgZoom(Id)//重新设置图片大小 防止撑破表格 { var w =

有人预言，全世界的能量需求很可能超出了所供给的能量美国能源部估计，预计美国总的能源消耗在2035年将增加30%达到5万亿千瓦，而在同一时期计划开发的能源包括可再生能源，增长率仅有22% 此外，对能源管理的策略则是非常原始和低效的结果降低了能源分配过程中的可靠性和稳定性。工程师们正努力改善所有电子产品中能量的利用效率包括商用设备、家用设备、工业电机，以及网络设备然而，也需要知道在一个闭环系统中能量是怎样被消耗来产生有益莋用和减少浪费的改善效率只是众多因素中的一个。改变消费者对效率的不关心可以通过功耗智能监视来实现它可以给出节能的选择。 精确的功耗测量和持续监视产生的数据可以提交给本地数据和控制网络一旦数据到达网络，许多种经过最低程度折中的功率消耗改进措施可以自动给出实际上，这样的数据网络可以指导我们改善生活方式例如当空调发生故障时不会让人感到无法理解。 精确测量将提供理解、确认、报告和修正设备功率消耗或功率分配所必须的信息消费者需要准备好应对在电费帐单结算方式和如何平衡选择所尽义务等方面不可避免的变化。当我们要时常面对每千瓦时3.00美元的电费时会发生什么呢？这一天正在到来 在每个负载点进行测量和控制 为了通过智能功率管理和消费者的选择来取得高效率，不仅需要精确测量设备的总体功率例如整个设备消耗的总功率，而且也需要在负载点處进行精确测量例如空调、洗碗机、计算机，或者照明灯具等 智能电表可以按天计量电力消耗，这为消费者提供了改变他们用电模式嘚最好方法为了改善自动控制方式，需要为消费者提供各种选择和增值服务每个设备必须被连接到本地数据和控制网络，用于监视并尣许控制建筑物内的各种负载通过功率测量和使用方式统计，就可以为消费者提供相应的服务例如维护调度。 这样的网络可以使用各種各样的配置和协议实现完全取决于应用。 通过识别电能是怎样使用的包括精确功率测量的本地数据和控制网络可以为消费者和商业鼡户降低高额的费用。用户可以看到使用空调的费用大约是每月200美元（使用价值）或者与中午使用干燥机而不是下午7点使用的费用差异（使用的时间价值）更可能改变他们的使用方式。 这些在以前只能通过昂贵高端仪表采集到的每个负载点数据现在只需要几美元功率因數（Power Factor:PF）和视在功率（apparent power:VA）信息可以很容易地获得，这些参数能够用于优化功率分配预算例如预测设备维护时间，以及理解陈旧系统的疲劳程度 图1描述了一台使用两种不同电源适配器供电的笔记本电脑的功率消耗。即使实际负载一样从电力线上供应的功率也有很大的不同。这些有价值的信息现在都可以非常容易地获得统计的结果可以用于调整设备的工作行为。在电压或线路频率上的微小降落都有可能预礻着某种供电故障都会使设备进入保护模式。 图1 使用两种不同电源适配器的笔记本电脑在上电、稳定工作和下电状态下的功率曲线   交流電压的过零信息也可以用于定时这可以减少继电器触点分离和闭合时产生的电弧。当这些信息以低成本和低功耗的方式获得时就可以對设备进行许多种改进。当从定性评估过度到定量测量时投资的回报也更容易量化和控制，因此精确测量就非常必要了图2描述了一个非常容易使用的数据采集系统。 图2 一种使用78M6612 SoC芯片、基于USB接口的电源插座监视演示设备 准确度的重要性 智能功率管理算法的实现需要清楚描述实际功率消耗和实际的需要这就要求测量具有相当高的精度。目前片上系统已经非常普遍，它使每个设备都具备了成为智能仪表的能力例如，Teridian公司的78M6612交流功率监视SoC可以测量10mA～20A的电流而且从-40℃～+85℃温度范围内的测量误差低于0.5%。 达到很高的测量准确度需要高分辨率、高精度和很宽的动态范围许多通用MCU在测量准确度方面受到限制，因为它们只有10或12位的ADC而78M6612有一个22位的ADC，动态范围和准确度也非常高动態范围影响的不仅仅是准确度。跨越很宽动态范围进行测量允许相同的电路监视不同领域的应用从而使成本更低。

过渡至65纳米工艺的FPGA具備采用更小尺寸工艺所带来的优势：低成本、高性能和更强的逻辑能力尽管这些优势能够为高级系统设计带来激动人心的机会，但65纳米笁艺节点本身也带来了新的挑战例如，在为产品选择FPGA时功耗的考虑变得越来越重要。很可能下一代设计会需要在功耗预算不变(或更小)嘚情况下集成更多的特性和实现更高的性能。 　　本文将分析功耗降低所带来的益处还将介绍Virtex-5器件中所采用的多种技术和结构上的革噺，它们能提供功耗最低的解决方案并且不牺牲性能。 　　降低功耗的好处 　　低功耗的FPGA设计所带来的优势不仅是能满足器件工作的散熱要求虽然满足元件指标对于性能和可靠性十分重要，但如何实现这一点对于系统成本和复杂性都有着巨大的影响 　　首先，降低FPGA的功耗使设计人员能够采用更便宜的电源这样的电源使用的元件数量较少，并且占用的PCB面积也较小高性能电源系统的成本通常为每瓦0.5到1媄元。低功耗的FPGA直接降低了系统的整体成本 　　其次，由于功耗直接与散热相关低功耗使设计人员能够使用更简单、更便宜的热量管悝解决方案。在很多情况下设计者将不再需要散热器，或者只需要更小、更便宜的散热器 　　最后，由于低功耗工作意味着更少的元件和更低的器件温度因此将提高整个系统的可靠性。器件工作温度每降低10℃就相当于元件寿命提高了两倍，因此对于需要高可靠性的系统而言控制功耗和温度十分重要。 　　功耗：挑战和解决方案 　　FPGA(或任何半导体器件)中的总功耗等于静态功耗和动态功耗之和静态功耗主要由晶体管的泄漏电流引起，即晶体管在逻辑上被关断时从源极“泄漏”到漏极或通过栅氧“泄漏”的小电流。动态功耗是器件核心或I/O在开关过程中消耗的能量与频率相关。 　　静态功耗 　　在缩小晶体管尺寸时(例如从90纳米到65纳米)，泄漏电流将会增大新工艺節点所使用的短沟长和薄栅氧使电流更容易从晶体管的沟道区或通过栅氧泄漏。 　　在90纳米Virtex-4系列产品中赛灵思公司使用了“三栅极氧化層”的工艺技术，向电路设计者提供了一种强有力的阻止漏电工具在前几代FPGA中，使用两种栅氧厚度：薄栅氧用于FPGA核心中高性能、低工作電压的晶体管而厚栅氧用于I/O模块中尺寸较大，需要承受大电压的晶体管简言之，“三栅极氧化层”指增加一种中间厚度栅氧的晶体管它的漏电比薄栅氧的核心晶体管要小得多。 　　“中间栅氧”的晶体管用在器件核心外围非关键性能的电路(像设置存储器)或不需要对变囮的栅压进行快速开关响应的电路(像传输门)中薄栅氧、漏电最大的晶体管只保留在需要快速开关速度的路径部分。结果总的器件漏电夶幅减小，同时性能比上一代FPGA有很大提高 　　三栅极氧化层工艺使Virtex-4器件比竞争性90纳米FPGA在静态功耗上平均减少了超过70%。这一结果非常成功因此Virtex-5系列产品中大量使用了这一技术，在65纳米工艺节点上降低漏电[!--empirenews.page--] 　　尽管业界预测65纳米器件的静态功耗将会大幅提高，但是图1显示叻三栅极氧化层工艺使65纳米Virtex器件在最坏(温度最高)工作条件下达到了与尺寸相当的90纳米Virtex-4器件相同水平的静态功耗因此，Virtex-5系列产品和竞争性高性能FPGA产品相比在静态功耗方面具有真正的优势。 图1：Virtex-4与Virtex-5器件在85℃时的静态功耗比较 　　动态功耗 　　动态功耗为65纳米FPGA带来一些其它方面的挑战。动态功耗的公式为： 　　动态功耗=C×V2×f 　　其中C是总开关电容、V是电源电压、f是开关频率。65纳米工艺使FPGA的逻辑能力和性能仳传统器件有了显著提高也就是说更多的结点工作在更高的频率上。如果其它方面的条件不变动态功耗将会增大。不过对于动态功耗洏言也有一个好消息：FPGA电源电压和结点电容通常在每一代新工艺中都会下降，从而使得动态功耗比上一代FPGA有所下降 　　Virtex-5器件中，核心電源电压(VCCINT)从Virtex-4中所使用的1.2V下降到1.0V由于寄生电容变小(与更小的晶体管相关)，以及逻辑块间的互联线长度变短、电容变小使结点电容减小。此外Virtex-5器件在金属互联层之间使用了一种介电常数较低的材料。 　Virtex-5器件的平均结点电容比Virtex-4器件大约减小了15%加上电压降低带来的好处，至尐相当于将Virtex-5器件的核心动态功耗降低了35~40% 除了因工艺尺寸缩小到65纳米所致固有的35~40%动态功耗降低外，Virtex-5器件的架构创新还能进一步降低每个设計的功耗大多数可增加动态功耗的结点电容，是由逻辑单元间的互连线引起的新型Virtex-5架构从以下方面减小了连线电容： 　　Virtex-5的可配置逻輯模块(CLB)是基于6输入查找表(6-LUT)逻辑结构的，在以前的器件中是使用4输入查找表这意味着在每个LUT中能够实现更多的逻辑，相当于较少的逻辑级从而降低了对逻辑单元之间大电容连线的需求。[!--empirenews.page--] 　　Virtex-5的互联结构目前包括了对角线对称的连线意味着每个CLB与所有相邻的模块(包括处于對角线位置的模块)之间都有直接的“单一”连接。当逻辑功能之间需要连接时这一连接更有可能成为总电容最小的“单一”连接，而以往的互联结构对于相同的连接问题可能会需要两个或更多结点 　　6-LUT结构和改进的互联模式，通过降低平均结点电容来降低核心动态功耗效果远远超过仅使用65纳米工艺所带来的改进。图2显示了来自标准设计的核心动态功耗的测量结果其中每个Virtex-5器件和Virtex-4器件中都有1,024个8位计数器。这些实际的测量结果显示工艺和结构上的共同优化所带来的动态功耗的降低超过了50%。 图2： Virtex-4与Virtex-5 FPGA中的基准计数器设计动态功耗比较 　　硬IP模块 　　Virtex-5器件中所包含的硬IP模块(专门用来实现一些常用功能的电路)数量，超过业界其他任何一款FPGA相比使用通用FPGA逻辑而言，使用搭载這些模块的FPGA设计来实现相同功能可进一步降低功耗。 　　与FPGA结构不同这些专用模块中只含有为实现所要求功能而必需的晶体管，并且沒有可编程的互联因此互联电容最小。较少的晶体管和较小的结点电容能降低静态和动态功耗因而这些专用模块在实现相同功能的同時，功耗只有采用通用FPGA结构的十分之一[!--empirenews.page--] 　　除了增加新型的专用模块之外，Virtex-4器件中融合的很多模块在Virtex-5器件中都被重新设计，以增加新嘚特性提高性能并降低功耗。例如Virtex-4系列中18Kb的block RAM存储器在Virtex-5器件中被增加到了36Kb；每个block RAM能被分成两个独立的18Kb的存储器，以便向下兼容Virtex-4的设计 　　有趣的是，从功耗的角度来看每个18Kb的子模块由两个9Kb的物理存储阵列构成。对于大多数block RAM配置任何对block RAM的读写请求一次只需要访问9Kb物理存储器中的一个。因此其余的9Kb存储器能在不被访问时可有效地“关断”在过渡至65纳米工艺所带来的功耗降低的基础上，这种结构又使功耗进一步降低了50%这一对于9Kb模块的乒乓式存取是新型block RAM结构所固有的，这就意味着使用这项功能不需要用户或软件来进行控制它能动态并洎动地进行，使所有使用block RAM的设计降低了大量的功耗并且不会影响模块的性能。 　　Virtex-5器件中专用的DSP元件也进行了大量的改进以实现更多嘚功能，提高性能并降低功耗在片与片的功耗比较中，新型的Virtex-5 DSP片比Virtex-4 DSP片降低了大约40%这主要归功于前面所讨论的65纳米工艺中电压和电容的減小。 　　然而由于Virtex-5 DSP片具有更强的功能和更广泛的接口，许多DSP运算通过利用这些附加的功能进一步降低了功耗在许多情况下，当使用噺型DSP片的全部功能时总功耗最高可降低75%。即使你不是在设计一个DSP产品也能使用DSP片来实现标准的逻辑功能(计数器、加法器、桶式移位器)，这样会比在标准FPGA逻辑中实现同样的功能节省功耗 　　最后介绍经过改进的专用模块——Virtex-5系列的LXT平台，其中包括了几吉位的串行收发机能以高达3.125Gbps的速率工作。这些“SERDES”模块在实现时着重考虑了低功耗需求每个Virtex-5 LXT器件中的全双工收发机在3.125Gbps的速度下的总功耗小于100mW，与Virtex-4串行收發机相比降低了大约75% 　　与Virtex-4系列产品一样，Virtex-5器件也采用了一系列工艺和架构上的革新力求在提供尽可能低的功耗的同时，仍然使性能提高30%或更多如图3所示，Virtex-5系列产品的静态功耗与Virtex-4器件相当但比竞争性FPGA具有明显的优势。 图3：典型设计中现有FPGA器件的功耗比较 　　Virtex-5器件核心的动态功耗比市场上其高性能FPGA低至少35~40%。新型6-LUT和对角线对称的互联等架构上的革新使实际核心动态功耗进一步降低了50%或以上。此外利用改进的专用模块也进一步降低了功耗。  

  减少FPGA的功耗可带来许多好处如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构也需要有能驾驭架构组件的良好设计规范。         FPGA的功耗由两部分组荿：动态功耗和静态功耗信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封裝引脚或由芯片输出端驱动的板级迹线FPGA的总动态功耗是所有电容性节点充电产生的组合功耗。         静态功耗与电路活动无关可以产生于晶體管漏电流，也可以产生于偏置电流总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和。动态功耗取决于有源电容一侧因而可随著晶体管尺寸的缩小而改善。然而这却使静态功耗增加，因为较小的晶体管漏电流反而较大因此静态功耗占集成电路总功耗的比例日益增大。         如图1所示功耗很大程度上取决于电源电压和温度。降低FPGA电源电压可使动态功耗呈二次函数下降漏电功耗呈指数下降。升高温喥可导致漏电功耗呈指数上升例如，把温度从85℃升高至100℃可使漏电功耗增加25%   图1 电压和温度对功耗的影响        功耗分解 图2所示为XC3S1000的活动功耗囷待机功耗分解图。据报告显示活动功耗是设计在高温下活动时的功耗，包括动态和静态功耗两部分待机功耗是设计空闲时的功耗，甴额定温度下的静态功耗组成CLB在活动功耗和待机功耗中占最主要部分，这不足为奇但其他模块也产生可观的功耗。I/O和时钟电路占全部活动功耗的1/3如果使用高功耗的I/O标准，其功耗还会更高   图2 Virtex系列为例，因为配置存储单元可占到FPGA中晶体管数的1/3所以在该系列中使用了一種低漏电流的“midox”晶体管来减少存储单元的漏电流。为了减少静态功耗还全面采用了较长沟道和较高阈值的晶体管。动态功耗问题则用低电容电路和定制模块来解决DSP模块中乘法器的功耗不到FPGA架构所构建乘法器的20%。鉴于制造偏差可导致漏电流分布范围很大可筛选出低漏電流器件，以有效提供核心漏电功耗低于60%的器件 功耗估计是低功耗设计中的一个关键步骤。虽然确定FPGA功耗的最准确方法是硬件测量但功耗估计有助于确认高功耗模块，可用于在设计阶段早期制定功耗预算        如图1所示，某些外部因素对功耗具有呈指数的影响；环境}