节 信号检测理论 1.1 信号检测理论 事件A 不会发生的概率是P(A)=0时间B 一定发生的概率是P(B)=1。因此概率0 是不发生, 概率1 是一定发生任何事件的发生可用概率0 到1 来表示,如:扔一枚硬币出现正面的 概率和出现反面的概率P(H)=0.5,P(T)=0.5 1.1.1 概率的柱状图表示 柱状图表示信号发生的概率。为数字信号生成直方图可以打乱全部信号嘚采样值。如从最 小值到最大值分成许多等间隔小格子把信号放入其中并计算输出信号在不同格子的数目或 信号范围。图8.1 给出了随时间變化的信号用柱状图的表示 对随机信号的45 个采样值,通过计算以下区间{ –3→–2}{ –2→–1},{ –1→0}{0→1}, {1→2}{2→3} 内的个数来产生信号在柱状圖上的分布,这个信号是不确定的但可以从直 方图中获得平均(或典型)样本值信号的一些信息。例如:选一样本x 在{‐1→1}的概率是 50%,洇而概率P(.)可以用下式表示为: 使用信号的更多采样值则柱状图更接近信号的概率密度函数(PDF)。如图8.2 所示: 可以归一化这个直方图图8.2(b)昰规模直方图,为了产生一个真正的概率密度一个区间 的宽度是1,如8.2(c) 高斯概率密度函数 高斯概率密度函数(PDF)是众所周知的钟形曲线洳图8.3 所示。其概率密度函数用下式 表示为: 高斯曲线能用它的特征来表示:均值μ和方差σ2。从高斯概率密度函数PDF 可以看出大 多数值在期朢值附近。 噪声及其处理 3.4.1 噪声的定义及表示 一般采集信号都含有噪声信号分量信号处理技术经常被用来消除或者衰减噪声。大多数噪 声被认为是加性的(叠加的)这样就可以通过线性滤波技术来处理噪声信号。 数字信号处理的主要任务之一就是从采集的信号将所感兴趣嘚信号分离出来有些情况下, 噪声是很容易被滤除的比如信号加噪声与一些信号特征明显不同。如果语音信号被一种低 的隆隆声的
【摘要】: FPGA技术是图像处理领域嘚一个重要的研究课题,近年来倍受人们的关注本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA的实現方案 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3部分。视频信号的采集用到了视频处理芯片SAA7113,通过FPGA对其初始化,可以嘚到经过A/D转换的YUV格式视频信号,利用采集控制模块可以将这些视频信号保存到SRAM中去显示控制模块读出SRAM中的视频信号,进行YUV格式到RGB格式的转换鉯及帧频变换等操作,再利用VGA显示芯片THS8134就可以将采集到的视频信号在LCD上显示出来。基于IEEE802.3协议的网络传输控制模块将YUV格式的视频信号进行添加報头、CRC校验码等操作后,将其变成一个MAC帧,可以在以太网络中传输 设计选用硬件描述语言Verilog HDL,在开发工具QuartusII中完成软核的综合、布局布线、汇编,并朂终在QuartusII和Active-HDL中进行时序仿真验证。 对设计的验证采取的是由里及外的方式,先对系统主模块的功能进行验证,再模拟外部器件对设计的接口进行驗证验证流程是功能仿真、时序仿真、板级调试,最终通过了系统测试,验证了该设计的功能。
【学位授予单位】:河北工业大学
【学位授予年份】:2007
支持CAJ、PDF文件格式
|
||||||||||
|
|
||||||||||
|
|
||||||||||
|
|
||||||||||
|
|
||||||||||
|
摘 要:现代高性能FPGA和DSP的不斷出现使得需要大数据量计算的雷达信号处理器向高度集成化和小型化方向发展成为可能,本文基于高性能FPGA(Altera的Stratix
II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案最后对其性能特性和改进方向做了初步的分析讨论,以满足更高性能偠求时的设计实现
关键词:可编程逻辑器件;波束形成;动目标检测;恒虚警检测;Stratix II
引 言 FPGA已在数据通信、电信、无线通信、消費类产品、医疗、工业和军事等各应用领域当中占据重要地位。Altera推出采用90nm工艺的大容量Stratix II系列FPGA具有创新的自适应FPGA体系即自适应逻辑模块(ALM),使其在单个器件中具有双倍多的逻辑容量(多达71760个ALM)比第一代Stratix器件速度快50%,效率提高25%Altera公司提供的Quartus II软件开发工具能够方便地完成设计输入、綜合、仿真,同时还为用户提供了丰富的宏库、LPM (参数化模块库)和IP核方便了软件设计。正是由于Stratix II系列FPGA以上的诸多优点才使得我们能够实現三种信号处理器的单芯片集成设计,不但提高了系统集成度减小了体积和成本,同时设计的灵活性、可靠性和实用性也大为加强
波束形成器的原理和实现
常见波束形成器的原理如图2,采鼡数字方法对阵列天线的阵元接收信号加权处理形成天线波束阵列天线阵元的方向图是全方向的,阵列的输出经过加权求和后将阵列接收方向增益聚集在一个方向上,相当于形成了一个波束只要信号处理的速度足够快,就可以产生不同指向的波束本系统要形成六个波束,用x [ rt ] (1≤r≤16,t≥1)表示第r个阵元的时间轴上第t个复信号用y [ s,t ] (1≤s≤6t≥1)表示第s个波束的时间轴上第t个复信号,权值用w(6316的矩阵)表示它们嘚关系如式(1)所示。
波束形成器的功能实现框图如图3经过脉压处理的速率16M的复信号送入能存储16×2个数据的乒乓RAM中,两部分轮换读写同一時刻的16个阵元的复信号依次进入乒乓RAM的一部分;权值存放在内部RAM中,由公式1可以看出共需16×6个复权值,这六组权值和同一时刻的16个阵元信号送入乘加器中依次进行乘加运算,显然同一时刻的16个阵元信号需要重复送入6次乘加器以16次乘加计算为一个周期,锁存输出一个结果同时清空内部寄存;最后形成一个6M数据率的波束信号通过SRAM控制器轮换写入外部的两组SRAM中,为保证系统的实时性每组SRAM都有单独的地址、数据和控制总线与FPGA相联,以乒乓形式进行读写操作考虑到后续MTD处理器的工作需要,第组SRAM需要积累128个脉冲周期的信号数据地址产生器根据需要产生各个模块的地址信号。
由以上分析看出波束形成器的核心部分复数乘法器仅占用了一个内部的DSP功能块,配置成4个16×16的乘法器资源占用很低,另一方面根据实时处理需要乘法器仅需工作在96M频率上远低于其工作极限(370M以上),足以保证其工作的稳定性和可靠性
動目标检测器的原理和实现 作为雷达数字信号处理核心部分的动目标检测器的基本原理是应用了电磁波的多谱勒效应,和雷达之间有楿对运动(速度v)的目标所反射的雷达回波信号在雷达接收端会产生大小为2v/λ的频率偏移,称为多谱勒频率。MTD 就是采用匹配的方法在复杂的雷達回波中检测出目标的多谱勒频率并以此来确定动目标的距离、速度和方位。其中匹配滤波过程器是一组不同中心频率的滤波器( FIR形式或FFT形式)FFT方法虽然运算量小,但由于运算点数较少而使此优点不十分明显且其灵活性差,止带衰减小对杂波抑制能力差,常不能满足要求而FIR形式具有灵活性高、运算控制简单、可根据杂波设计达到自适应和杂波抑制能力强等优点,得到广泛应用经常采用的FIR形式的滤波昰一种适用于Kalmus处理的全共轭对称形式的运算,在这种算法中若滤波器组共有N个滤波器,则第k个滤波器( k≤N2- 1)的权系数与第N-k-1个滤波器的权系数囲轭对称这样,由式( 2)可以看出权系数的存储量减少了一半实际乘法的计算量也减少了一半。
本系统要对六个波束分别进行MTD运算每个濾波器组有128个滤波器,由于前端脉冲积累数为128个故每组滤波器有128个权值与其相对应进行乘加运算。用y [ st ] (1≤s≤6)表示第s个波束的第t个复信号,用z[ su,N] (1≤s≤6)表示第s个波束第u通道第n个输出值权值用w表示,它们的关系如式(
六波束动目标检测器的功能实现框图如图3存在外部SRAM中嘚数据以12M速度读取存入六组乒乓RAM中,每组可以存放128×2个复数用于存放单个波束128次脉冲积累中相同距离门的128个数据,设每组分为上下两部汾存入顺序如下:1 组上,2组上3组上,4组上5组上,6组上1组下,2组下3组下,4组下5组下,6组下1组上,..
这样六个波束的多通道滤波器可以并行处理,区别仅是启动时间和结束时间不同每个多通道滤波器由一个复数乘加器和一块用于存放权值的内部RAM构成,由于前面討论过的共轭对称性内部权值共需存储64×128个,这些权值依次与内部乒乓RAM中准备就绪的128个复数在乘加器中进行乘法和加减法运算每组内蔀RAM中的128个复数需要重复读取64次,乘加器以128次乘加计算为一个周期锁存输出对称通道的两个结果,同时清空内部寄存;每个波束的多通道濾波器输出速度均为2M通过多路选择器分时送入求模器,最后经SRAM控制器以12M的速度写入外部SRAM求模算法可用近似公式(4)求出:
由以上分析看出,六波束动目标检测器的核心部分复数乘法器共占用了六个内部的DSP功能块配置成24个16×16的乘法器,资源占用很低另一方面根据实时处理需要乘法器仅需工作在128M频率上,远低于其工作极限( 370M以上)足以保证其工作的稳定性和可靠性。另外MTD部分处理一批数据(128个脉冲积累)的时间僅为前端积累时间128ms的一半,这样外部SRAM就不需要占用两套总线对后续数据做乒乓处理了,留出的另一半时间用于恒虚警检测器从SRAM中读取积累数据不仅减少了FPGA外部I/O口的占用量和外部SRAM的需求容量,而且也减小了输出延迟提高实时性能表现。
rate)处理技术用于在杂波环境变化时,防止雷达的虚警概率发生太大的变化同时保证一定的检测概率,是一种对杂波问题很在效的处理技术可以随本地噪声能量信息设置門限。CFAR处理方法可分为时间法和空间法两大类第一类方法采用了热噪声估值门限和时间估值门限来控制虚警概率,在非杂波区用热噪聲估值来构成门限估值器,因此消除了CFAR损失第二类方法包括平面平均相减组合式CFAR及各种距离平均CFAR处理器,如单元平均选小单元平均,選大单元平均等它们的共同特点是利用邻近检测单元的某些参考单元的采样值对检测单元内的杂波强度进行估计,并据此形成检测门限适用于空域比较平稳、时域变化比较剧烈的杂波环境。在这里我们选用了选大单元平均( GO-CFAR)恒虚警方法原理如图5所示。
恒虚警检测器嘚功能实现框图如图6所示SRAM控制器将存在外部SRAM中的数据按波束号、滤波器号、距离号顺序依次经过对数处理后送入GO-CFAR进行检测,对每个波束、每个滤波器的1024个距离点上判
别目标的有无( 0或1)由图4所示可以看出,GO-CFAR检测模块对大量的相邻数据进行了寄存因而需要用控制器在每个滤波器1024个信号检测完成后进行即时清空,以利于下一个滤波器数据的进入控制器还要负责GO-CFAR检测模块运行、停止和数据进入的控制。在数据檢测的同时根据检测模块系统时钟运行情况进行三种计数,这三个计数器的计数情况对应当前检测单元的波束号( 0-5)、滤波器号(0-127)、距离号(0-1023)當检测模块判断出有目标(输出逻辑" 1" )时,三个计数器的计数值被数据合成器锁存并输出最后合成的数据为32位,其中高8位以无符号数形式表礻波束信息(范围0~5)中8位以无符号数形式表示滤波器信息(范围0~127);低16位以无符号数形式表示距离信息(范围0~1023)。这样处理的数据输出结果对後续算法的操作实施非常有利
系统性能分析和改进 纵观整个系统,其硬件结构较为简单由于FP2GA的IO资源丰富,外部SRAM总共有三套32位数据总线與其相联使得FPGA读写外部的速度需求都在20M以内,因而十分便于硬件实施避免了很多高速信号处理板设计时要充分考虑的电磁兼容性和抗幹扰问题。需要实时高速信号处理的部分都在FP2GA内部完成这些优点都是由以下几个方面对其资源的充分利用所保证的,首先整个设计需要嘚各种不同的时钟信号比较典型的有16M,12M96M,128M2M,6M等对FPGA内部PLL的充分利用使我们能毫不费力的产生如此多不同频率和数目的高稳定、低时延的内部时钟信号,同时外部时钟源的数目可能只有一两个其次,作为运算核心的复数乘法器需要灵活高速的输入数据缓冲对FPGA内部嵌叺式RAM块的使用使这一点得到了有力的保证,在系统中它们被大量的配置成不同容量的乒乓RAM,这些乒乓RAM都具有不同的读写时钟使得慢速寫高速读的操作可以高效完成,例如在MTD滤波器中配置的乒乓RAM写入为12M读出为128M;同时,另一些内部嵌入式RAM块被配置成为存储固定权值用的高速大容量RAM因为这些数据最高读取速度为128M,若放在FPGA片外则硬件实施的复杂性大为加强这些数值固定的权值也不需要额外的存储,它们在軟件操作时以RAM初值表的形式输入通过下载与FPGA程序一同存储在配置芯片中,上电配置时自动下载到相应的硬件单元
最后,系统的高度集荿不仅缘于内部大量的自适应逻辑模块使其比上一代产品在逻辑容量上成倍增加而且有赖于大量硬件DSP功能块的使用,这些功能块能方便哋实现乘法器而不占用逻辑资源传统上用逻辑单元搭建一个32×32的复数乘法器需要近一千个逻辑单元,照此计算本系统共使用了7个复乘器用DSP功能块实现节省了七千个左右的逻辑单元,同时在计算速度上也大为提高
本系统还存在以下两方面可以改进的方向以适应更大数据量和更高实时处理速度要求的情况,一是将外部存储器由SRAM换成SDRAM这将带来存储容量上的突破,适用脉冲积累数提高和DBF合成波束数目增多的凊况二是将对数表由外部的FLASH移至FPGA内部,从而把对数操作的速度由原来的限制在十多兆提高到上百兆这样以来对数操作将不再是系统的速度瓶颈,适用于更高速实时处理要求时的情况
结 论 在使用阵列接收天线的动目标检测雷达系统中,数字波束形成器、动目标检测器和恒虚警检测器常常同时出现并依次对接收信号进行处理本文基于高性能FPGA(Altera的Stratix II系列)介绍了一种三者结合的单芯片集成设计方案,这一系统集荿度高体积小,而且设计的灵活性、可靠性和实用性较以往大为加强同时它也能很方便的移植到其它雷达设计中,只需稍作改进就能適用于更高性能的算法实现本方案已经应用到某型号地面监视雷达项目中,收到良好效果
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。