是时钟信号输入端（下降沿有效）Q3、Q2、Q1、Q0是输出8421BCD码，计数值由0（0000）到9（1001）第二片采用5进制计数模式，clkb是时钟输入（下降沿有效）Q3、Q2、Q1是输出（Q0可以不接），计数值由0（Q3Q2Q1：000）到4（Q3Q2Q1：100）

下图中4072是4输入的或门，4072的输出为Q3+Q2+Q1+Q0即只有当计数到”0000“时4072的输出才为低电平0，其他情况4072的输出为高电平1当第一片74ls90实现8进制计数到9（1001）时4072的输出为1，再来一个CLK下降沿第一片74ls90实现8进制计数值为0072的输出由高电平1变到低电平0，相当于给第二片74ls90实現8进制一个CLK下降时钟信号第二片74ls90实现8进制计数值加1。

两片计数值由0到4950个数，实现了50进制

下图是仿真图，你在对应加上电源和地接线僦行了若没有4072你也可以用2输入的或门，只要能实现Q3+Q2+Q1+Q0的结果接到第二片的时钟信号端CLKB（1脚）就行

不好意思，没看到图哦！

你对这个回答嘚评价是