急!!求问verilog 如何把上面多模块verilog的CLK1S 通过 wire 输入到下方多模块verilog的CLK ,并且把两个module变成一个?

你好你需要再设计一个module,然后茬这个新的module里面instance 那个flow和light然后定义一个wire把他们的clock连接一起就好了。

你对这个回答的评价是

}

我要回帖

更多关于 多模块verilog 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信