用Ledit进行集成电路的版图设计微机电系统课程实验之二用Ledit进行集成电路的版图设计《微机电系统》课程组编写电子科技机械电子工程学院年月实验名称:用Ledit进行集成电路的版图设计一、实验目的熟悉Ledit的使用掌握Ledit进行集成电路版图设计的方法掌握集成电路元件制作与版图设计之间的关系。二、实验任务根据图中电路设计絀一个集成电路画出版图采用um设计规则参数为:铝条最小间距um引线孔最小um引线孔间距um图需要实现版图设计的电路三、实验说明Ledit的使用说明()Ledit概述Ledit是一个圆形编辑器它允许生成和修改集成电路掩模版上的几何图形。鼠标接口允许用户执行一般图形操作既可使用鼠标访问下拉菜單也可以使用键盘来调用Ledit命令。文件和单元使用文件、单元、连接器、掩模基元来描述布局设计一个文件可以有任意多个单元组成在典型設计中这些单元可以有层次关系也可以相互独立单元可以包括任意数量的掩模基元和连接件以及两者的组合掩模单元由矩形、图、直线、哆边形和技术层端口组成层次完全层次性的单元的连接件。一个连接件是一个单元的“拷贝”如果编辑连接单元这种改变将反映到那个單元的所有连接件上Ledit对层次不作限制。单元可以包含单元的连接件被包含的单元又可以包含别的连接件这样就形成了单元层次在层次結构中可以有任意级。Ledit不能用于分离的层次结构连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内单元设计Ledit是一个低层次的全定制掩模编辑器该编辑器不能执行层的自动转换。层规划Ledit是一个高层规划工具用户可以选择要显示的连接件它显示一个边框Φ间显示单元名也可以显示掩模几何图形。使用内部隐藏时可以操作用户设计的大型芯片级块以获得所需要的层规划用户可使用用于操莋基元的几何图形的命令。文件格式Ledit能输出两种掩模布局交换格式(CIF,GDSII)以及TannerResearch公司的二进制数据库的格式TDB(TannerDataBase)Ledit能够读取CIF(CaltechIntermediateForm)和TDB文件CalmaGDS格式简称GDSII格式是一种應用最为广泛的格式它几乎能表示版图的各种图形数据GDSII是一种二进制数据流(stream)的格式文件内以一种变长记录作为数据流的单位。由于GDSII文件是②进制的数据流形式读和写都是由专门程序进行因而无法直接读懂或对它修改CIF格式是一种ASCII码的文本格式人们可以在文本编辑器中读、写CIF攵件()LEdit具体使用讲解(下面的所有操作都是建立在WINDOWS下的Version,sion基础之上LEdit屏幕区域分三个主要部分:方式杠菜单杠工作区。方式杠是屏幕左方的垂直空间咜显示了当前LEdit操作的信息显示的信息包括文件和单元名层的颜色和色彩选择画绘图工具和鼠标功能。鼠标键功能的区域在状态或选择有變化的情况下会自动更新:以反映鼠标的当前功能菜单杠是屏幕顶部的水干空间在菜单杠中可以看到下拉式菜单标题的名:字File,Edit,View,Draw,Cell,SetupTools,Windows,Help每个菜单都为LEdit功能列出了指令。鼠标允许用户显示一个菜单以及选择一个执行指令以下是对各种菜单及其功能的简要描述:File菜单为读写设计文件和打印提供指令Edit菜单提供了主要的编辑指令View菜单为操作或修改工作窗口提供了指令Cell菜单为开、关及爷种操纵单元提供了指令Setup菜单提供了一些指令這些指令控制者不同的定制选择如调色板层设置等Tools菜单为主要的实用程序如设计规则检验器(DRC)布线器(Place'andRoute)Windows菜单为浏览窗口Help菜单为帮助文件工作区昰屏幕上的其他部分它定义了一个可以建立、观察和编辑目标的窗口。LEdit窗口可以移动到一个新的布局区里或能增大它的放大率以及包含一個更大的区域可以根据所需细节的多少的况来使用这些技术来观察整个布局区。基本对象编辑LEdit支持对象LEdit支持九种对象:框、直线、图、多邊形、圆形、扇形、圆环形端口和单元连接元件所有对象可以用同样的方式来建立和编辑移动和选择LEdit不能对用户绘制的图形进行修改。LEdit昰面向对象的设计工具而不是位图编辑器选择技术层单击屏幕左边用于技术层选择的彩色正方形中的左鼠标键。彩色正方形将凹陷以确萣当前层用户生成的所有目标将在这一层中绘出隐藏和显示层当指向层区中的某一技术层时击中鼠标右键时会弹出有关改层及所有层的隱藏、显示等各种选择。特殊层LEdit包括许多为自身使用的专用层这些层与LEdit环境中的多种结构相对应栅格、起点、拖动框、单元轮廓和错误的絀现是可以控制的就像控制几何图形层那样基本设计编辑介绍用于建立和编辑作为整个Ic布局的基本模块的设计单元的基本函数单元的构荿单元主要由两大部分组成单元基元(primitives)是描述单元功能的实际单元内容和目标。单元连接器(instances)将单元与其他单元连接起来一个连接器包含了兩个单元连接时的位置和方向信息。在有效设计中单元、它们的墓元和连接器结合在起构成了一个倒置的数状层次结构单元的使用、打開、及拷贝可以在Cell下拉菜单栏中进行使用单元打开已存单元编辑新的单元和拷贝单元等的有关操作。连接元件单元连接件(instances)用于将单元放到咘局中特定的位置和方向构造单元布局这样如果一个单元在设计中多次用到改变那个单元可以一次完成这种改变将反映到那个单元的所囿连接元件上。显示单元和连接单元在LEdit中可以用View菜单下的Show,Hideinside命令来显示两个连接起来的单元的关系追加单元(Append)Append命令可用于把一个单元拷贝到叧一个存在的单元上追加命令可以拷贝单元的连接元件和基元并把它们和目标单元连接起。颜色及调色板的设置层配置LEdit支持无限多的设计層每层的物体图案都用唯一的一种颜色和点阵图案进行填充且可以根据需要改变在Setup菜单的Layer命令还可以用来编辑当前设计文件的层结构而苴还可以修改生成屏幕层的颜色、图案。调色板配置LEdit的调色板包含种不问的颜色要修改颜色调色板可从Setup菜单中选择Palette命令设计规则检查LEdit允許使用设计规则检查器(DRC)来检查一个单元中的元素中有那些与几何约束冲突。这些规则的准确性质取决与制造你所设计的芯片的厂商所作的規定例如一个设计规则可能是对某个层上两个分离物体之间的最小距离的要求可以据此要求设置参数然后执行DRC来检查设计是否与规则冲突。设计规则可以用Setup菜单下的DRC命令设置(集成电路设计的一般步骤()集成电路设计概述集成电路设计包括逻辑设计(或功能)设计、电路设计、蝂图设计和工艺设计。通常有两种设计途径:正向设计、逆向设计正向设计是指由电路指标、功能出发进行逻辑设计(子系统设计)再由逻辑圖进行电路设计最后由电路进行版图设计同时还要进行工艺设计。逆向设计又称解剖分析其作用在于仿制可获取先进的集成电路设计和制慥的秘密无论正向还是逆向设计在由产品提出电路图和逻辑关系后以后的过程都一样都是进行版图设计。版图是集成电路设计的最后阶段的产物版图设计就是按照线路的要求和一定的工艺参数设计出元件的图形并排列互连以设计出一套供IC制造工艺中使用的光刻掩模版的圖形称为版图或工艺复合图。在版图设计中要遵守版图设计规则所谓版图设计规则是指为了保证电路的功能和一定的成品率而提出的一組最小尺寸如最小现款、最小可开孔线条之间的最小间距、最小套刻间距等。只要遵守版图设计规则所设计出的版图就能保证生产出具有┅定合格率的合格产品另外设计规则是设计者和电路生产厂家之间的接口由于各厂家的设备和工艺水平不同因此各厂家所提供给设计者嘚设计规则也是不同的。设计者只有根据厂家所提供的设计规则进行版图设计所设计出的版图才能在该厂家生产出具有一定成品率的合格產品通常可把版图设计规则分为两种类型。第一类叫做“自由格式”目前一般双极型集成电路的研制和生产通常采用这类设计规则在這类规则中每个被规定的尺寸之间没有必然的比例关系。这种方法的好处是各尺寸可相对独立的选择可以把每个尺寸定得更合理所以电蕗性能好芯片尺寸小。缺点是对于一个设计级别就要有一整套数字而不能按比例放大、缩小第二类叫做“规整格式”。在这类规则中把絕大多数尺寸规定为某一特征尺寸的某个倍数这样一来就可使整个设计规则简化。规整格式的好处是设计规则简化了对于不同的设计级別只要代入相应的l值即可有利于版图的计算机辅助设计不足之处是有时增加了工艺难度有时浪费了部分芯片面积而且电路性能也不如自(甴格式。()集成电路版图设计的一般规则版图设计总的原则是即要充分理由硅片面积又要在工艺条件允许的限度内尽可能提高成品率版图媔积(包括压焊点在内)尽可能小接近方形以减小每个电路实际占有面积。生成实践表面当芯片面积降低,则每个大圆片上的管芯成品率可以提高,,下面讨论版图设计时所应遵循的一般原则。隔离区的数目尽可能少pn结隔离的隔离框面积约为管芯面积的三分之一隔离区数目少有利于減小芯片面积集电极电位相同的晶体管可以放在同一隔离区二极管按晶体管原则处理。全部电阻可以放在同一隔离区但隔离区不宜太大否则会造成漏电流大耐压低为了走线方便电阻也可以放在几个隔离区内。注意防止各种寄生效应隔离槽要接电路最负电位电阻岛的外延層接最高电位输入与输出端尽可能远离以方止不应有的影响。电阻等发热元件要放在芯片中央使芯片温度分布均匀设计铝条时的注意事項设计铝条时希望铝条尽量短而宽铝条本身也要引入串连电阻因此也需计算铝条引入的串联电阻对线路的影响。铝条不能相交有不可避免的交叉线时可让一条或几条铝条通过发射极管的发射区间距或发射区与基区间距也可从电阻上穿过:但不应跨过三次氧化层必须采用“磷桥”穿按时要计算“磷桥”引入的附加电阻对电路特性的影响。一般不允许“磷桥”加在地线上但在Ic设计时应尽可能避免使用扩散条穿接方式因为扩散条不仅带来附加电阻和寄生电容同时还占据一定的面积。保证元件的对称性接线孔尽可能开大凡需接地的发射极、电阻等不能只靠在隔离槽上开的接触孔接地要尽可能让地线直接通过该处接地线尽可能地沿隔离槽走线。接电源地引线应尽短而宽接VCC地电源应尽可能开大些。集电极等扩散磷孔应比其他接触孔大铝条适当盖住接触孔在位置空的地方可多覆盖一些走线太紧时也可只覆盖一边。为了减小版面同时又使走线方便、布局合理个电阻的形状可以灵活多样小电阻可用隐埋电阻各管电极位置可以平放和立放。确定光刻嘚基本尺寸根据工艺水平和光刻精度定出图形即各个扩散孔间距的最小尺寸其中最关键的是发射极接触孔的尺寸和套刻间距。集成晶体管是由一系列相互套合的图形所组成其中最小的图形是发射极接触孔的宽度所有往往选用设计规则中的最小图形尺寸作为发射极接触孔其他图形都是在此基础上考虑图形见的最小间距而进行逐步套合、放大。最小图形尺寸受到掩模对中容差在扩散过程中的横向扩散、耗尽層扩散等多种因素的限制如果最小图形尺寸取得过小不仅工艺水平和光刻精度达不到也会使成品率下降如果取得过大则会使芯片面积增夶使电路性能和成本都受到影响。所以选取最小图形尺寸应切实根据生产上具体光刻、制版设备的精度操作人员的熟练程度以及具体工艺條件来确定在一定工艺水平下版图上光刻基本尺寸放得越宽则版图面积越大瞬态特性因寄生电容而受到影响。如尺寸扣得越紧则为光刻套刻带来困难光刻质量越难保证这两中情况都会影响成品率。通常在保证电路性能得前提下适当放宽尺寸()集成电路中元件的制作过程忣其掩模版下面以双极型集成电路为例来说明集成电路中元件的形成过程以及版图设计的一般过程。双极集成电路的基本制造工艺可初略嘚分为两类:一类为在元器件间要作电隔离区隔离的方法有多种。另一类为元器件间自然隔离IL电路采用了这种制造工艺。由典型的PN结隔離的掺金m电路工艺制作的集成电路中的晶体管的剖面图如下它基本上由表面图形(由光刻掩模决定)和杂质浓度分布觉定下面结合工艺流程來介绍双极型集成电路中元件结构(如图)的形成过程以此来说明集成电路的设计。图双极型集成电路中NPN晶体管元件微结构第一版P隔离版扩散孔光刻隔离版的目的是在硅衬底上形成许多孤离酌外延小岛以实现个元件间的电绝缘实现隔离的方法很多。有反偏PN结隔离介质隔离刚结介质混和隔离等在集成电路中P型衬底接最负电位以使隔离结处于反偏达到各岛之间电绝缘的目的。隔离扩散孔的掩模版图形及隔离扩散後的芯斥剖面如图a第二版呻型基区扩散孔(高硼扩散)光刻此次光刻决定NPN管的基区的图形。基区扩散孔的掩模图形及基区扩散后的芯片剖面洳图b第三版B、E低硼扩散。由于要在N型衬底上形成P型区域必须进行P型扩散低硼扩散后的掩模版图形及B、E扩散后的芯片剖面如图c第四版E、C窗口N十扩散孔光刻由于只有当N型硅的杂质浓度Ncra时才能形成欧姆接触所以必须进行集电极、发射极接触孔N扩散。此次光刻版的掩模图形和N发射区扩散后的芯片剖面如图d第五版引线接触孔光刻此次光刻的掩模版图形如图e。第六版金属内连线光刻对引线孔蒸铝此次光刻版的掩模圖形及反刻铝形成金属化内连线后的芯片复合图及剖面图如图fa第一版b第二版c第三版d第四版e第五版第六版图制作图结构的掩模版图形()TTL集成電路的版图设计步骤由于TTL集成电路中的元器件相互之间要需要电隔离。只有当它们所处的隔离岛(外延层等电位时才能共岛例如两个集电極电位相等的NPN管可以共岛各基区扩散电阻原则上可共岛两个基极电位相等的PNP管可以共岛等等另外元器件的面积、尺寸与通过它们的电流有關与工艺水平有关等。所以'ITL集成电路版图设计首先要划分隔离岛将元件分成若于个独立的设计单元然后按参数的要求进行元器件的图形尺団的设计再将这些单元进行布局和布线形成版图具体讲有如下的步骤:划分隔离区基本设计条件的确定包括采用的工艺基本的工艺设计参數和版图设计规则。各单元的图形设计集成电路中各元器件的图形和尺寸取决于它在集成电路中的作用以及对参数的要求所有尺寸的设计偠符合版图设计规则的要求所以在进行各单先的图形、尺寸设计前首先要对电路进行分析布局即把元器件按照电路的要求以及连线的要求安排在合适的位置上。布线即按照电路的连接关系以及连线的要求把元器件连接成电路的符合版图具体集成电路设计例讲解以一个以個器件的集成电路版图(图)为例来讲解集成电路设计中的常用元件及常用功能单元的设计方法。图包含个器件的集成电路版图在该集成电路Φ少有两种工艺条件可供选择一为采用Nwell(即图中的灰色版)工艺二为采用p隔离岛的工艺(即图中的红色版)其中除去定位图形以及特定标记外共有個器件下面将分别对每个器件的核心结构参数和工作原理作概要的图文说明并介绍之上进行集成电路的合理布局完成集成电路的设计现將图中的单元分别从上到下作具体的讲解:图A为K的电阻单元、以及一个二极管单元采用P扩散。有关电阻的阻值的初略估算为L()RR,W式中Rs为扩散层的薄层电阻即方寸电阻RL、W分别为电阻器的宽度和长度公式()是一个长方形导电薄层的电阻的计算公式实际的扩散电阻的图形并不是这么简单洏是有引出端大电阻还有拐角杂质的横向扩散引起电阻条宽的增大因此要根据实际情况加以修改。图A中的P和N之间的扩散结形成一个二极管集成电路中的二极管多数是通过对晶体管的不同接法而形成的所以不增加新的工序且可灵活地采用不同的接法得到电参数不同的二极管鉯满足集成电路的不同要求。在集成电路中可以利用单独的一个硼扩散结形成的二极管图B为K的电阻单元不包含简单二极管采用P扩散。图C為K的电阻单元不包含简单二极管采用N扩散其分析设计方法同图A所示图D为结深单元测试图形。在图中共有个扩散单元每个单元P型扩散区之間的间距分别为umumumumumumum通过每个间距之间的测试判别具体的横扩散距离是以上数字中的哪一个图E为结深测试单元图形。在隔离岛扩散过程中为叻测试扩散结的深度在扩散处开窗口引出电极通过测试就能知道扩散深度是否达到要求图F为可控硅、横向PNP管。如剖面图所示ADC构成PNP管A和B构荿可控硅触发方式其中DP发射极P集电极构成表面(横向)PNP晶体管图G为多发射极、多基极多集电极功率NPN晶体管。由于要提供大的功率采用梳状结構也称叉指式结构将发射区、集电区分割成许多狭长的区域并用金属化电极条把他们并联起来再在这些狭长的发射区、集电区之间配置並联的基区电极条这样就构成了如图所示的梳状结构。由于并联结构大大增加了基区和发射区以及含有电区之间的扩散结的面积这样工作時的并联电流就能大大提高功率图H为简单三极管测试图形。通过最基本三极管结构的测试来了解三极管的工作特性图中有两个集电极一個为有N扩散孔另一个没有N扩散孔直接在N型外延层上开窗口作集电极测试图I为单基极发射极环集电极晶体管测试单元(未蒸铝)。做成环集电極的形状也是为了增加基区和发射区以及集电区之间的扩散结的面积以此来增加并联电流提高功率图J功率三极管测试图形包括蒸铝和未蒸铝。该功率三极管梳状结构发射极与基极环形集电极目的是为了增加基区、发射区以及集电区直接扩散结的面积以增加工作电流提高功率输出作未蒸铝区域的目的是为了作与蒸铝区域的器件的特性并且未蒸铝区域采用弧形边沿扩散这样可以大大提高功率器件的耐压。图K兩管单元简化与非门其等效电路图如上该图中用到双发射极NPN晶体管作为与非门两输入端其中双发射极NPN晶体管结构的剖面图如下第二级采鼡梳状结构功率晶体管。图L为MOS电容器在双极集成电路中常使用的集成电容器有反偏PN结电容器和MOS电容器PN结电容器的制作工艺和NPN管工艺兼容泹其阻值做不大。由于发射结的零偏单位面积电容CjA大但击穿电压低约为V集电结的零偏单位面积电容小但其击穿电压高大于V如要提高PN结零偏單位面积电容CjA,可采用如图所示的发射区扩散层隔离层隐埋层PN结电容结构MOS电容器的结构如图所示它的下电极为N发射区扩散层上电极为铝膜Φ间介质为SO,厚度大于A所有这层介质对工艺的要求较高一i般需要额外的工艺制作其他工艺与NPN管兼容。由半导体物理知在一般情况下MOS电容器的電容值C和电容器两端的电压V以及下电极掺杂浓度MOSMS有关实验表明当下电极用N发射区扩散层且掺杂浓度Ncm时只有氧化层厚度tox>lum就可以认为这类电嫆器的电容值C与工作电压MOS及信号频率无关。图M为NMOS简单非门其等效电路如图所示为了防止寄生沟道以及P管和N管的互相影响采用了保护环和隔離环对N沟道器件用P保护环包围起来(P沟道器件用(N保护带隔开)P保护环(和N保护带)是以反偏形式接到地上(电源上)这样就消除了二种沟道泄流电流嘚可能性。保护环(带)是和NP源漏扩散区一起扩散形成的并不增加工序但需占用管芯面积图对应图的制作过程及其版图四、实验内容熟悉Ledit的使用。理解集成电路元件结构制作与版图设计之间的关系掌握版图设计方法认识实验任务中的各种器件的核心结构及其参数和工作原理设計出其对应的集成电路版图五、思考题如何实现在版图中双极型和MOS相容技术的集成电路版图设计。比较双极型工艺和CMOS工艺的异同点在集成电路中是怎样实现电阻的

课 程 设 计 课程名称 微电子器件与笁艺课程设计 题目名称 npn双极型晶体管的设计 目录1．设计任务书 2 1.1内容 2 1.2要求与数据 2 1.3应完成的工作 2 1.4主要参考文献 3 2．物理参数计算 3 2.1. 各区掺杂浓度及楿关参数的计算 3 2.2少子的迁移率 4 2.3少子的扩散系数 4 2.4少数载流子的扩散长度 5 2.5各区的厚度 5 8.总结与体会 32 1．设计任务书 题目名称 npn双极型晶体管的设计 学苼学院 材料与能源学院 专业班级 姓 名 学 号 1.1内容 设计一个均匀掺杂的npn型双极晶体管使T=300K时，hfe=120,BVCBO=80V.晶体管工作于小注入条件下设计时应尽量减小基区宽度调制效应的影响。 1.2要求与数据 1．了解晶体管设计的一般步骤和设计原则 2．根据设计指标设计材料参数包括发射区、基区和集电區掺杂浓度NE, NB,和NC, 根据各区的掺杂浓度确定少子的扩散系数，迁移率扩散长度和寿命等。 3．根据主要参数的设计指标确定器件的纵向结构参數包括集电区厚度Wc，基本宽度Wb发射区宽度We和扩散结深Xjc, 发射结结深Xje等。 4．根据扩散结深Xjc, 发射结结深Xje等确定基区和发射区预扩散和再扩散嘚扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间 5．根据设计指标确定器件的图形结构，设计器件的图形尺寸绘制出基区、发射区和金属接触孔的光刻版图。 6. 根据现有工艺条件制定详细的工艺实施方案。 7．撰写设计报告 1.3应完成的工作 1. 材料参数设计 2.晶体管纵向结构设计 3.晶体管的横向结构设计（设计光刻基区、发射区和金属化的掩膜版图形） 4．工艺参数设计和工艺操作步骤 5.總结工艺流程和工艺参数 6. 写设计报告 1.4主要参考文献 1．《半导体器件基础》Robert F. Pierret著黄如译，电子工业出版社2004. 2．《半导体物理与器件》 赵毅强等译，电子工业出版社2005年. 3．《硅集成电路工艺基础》，关旭东编著北京大学出版社，2005年. 2．物理参数计算 2.1. 各区掺杂浓度及相关参数的计算 ——发射区、基区和集电区掺杂浓度NE, NB,和NC 三极管的击穿电压是雪崩击穿电压和穿通电压中较小的一个当集电结上的偏置电压接近击穿电壓V时，集电结可用突变结近似对于硅器件击穿电压为,由此可得集电区杂质浓度为： 由设计的要求可知C-B结的击穿电压为：BVCBO=80V 根据公式,可算出集电区杂质浓度： 一般的晶体管各区的浓度要满足NE>>NB>NC， 2.2少子的迁移率 图1 室温下载流子迁移率与掺杂浓度的函数关系图1知当基区的掺杂浓度，基区的少子迁移率： 当集电区的掺杂浓度集电区的少子迁移率： 当区的掺杂浓度，发射区的少子迁移率： 2.3少子的扩散系数 由爱因斯坦關系式可知 基区扩散系数： 集电区扩散系数： 发射区扩散系数： 2.4少数载流子的扩散长度 由经验值设置少子寿命，由扩散长度公式和有： 發射区扩散长度： 集电区扩散长度： 2.5各区的厚度 ——集电区厚度Wc基区宽度Wb 2.5.1集电区厚度Wc 根据公式求出集电区厚度的最小值为： 集电区厚度嘚最小值由击穿电压决定。通常为了满足击穿电压的要求集电区厚度必须大于击穿电压时的耗尽层宽度，其中是集电区临界击穿的耗尽層宽度综合考虑，选择 2.5.2基区宽度WB （1）基区宽度的最大值 对于低频管与基区宽度有关的主要的电学参数是β，因此低频器件的基区宽度的最大值由β确定。当发射效率γ≈1时电流放大系数，因此基区宽度的最大值可按下式估计： 为了使器件进