（5）      ”小时“校准状态：在“小時”校准状态下显示”小时的数码管闪烁，通过按下”p键“使其递增计数

（6）      ”分“校准状态：在“分”校准状态下，显示“分”的數码管闪烁通过按下”p键“使其递增计数。

  （10）  闹钟：闹钟定时时间到蜂鸣器发出周期为1s的滴、滴声，持续时间为10秒；闹钟定时显示

4.模1024计数器（分频器）

5.模8计数器（数码管扫描动态显示）

6.数据通断器（闪烁）

7.48译码器（驱动数码管显示）

10.一位二选一数据选择器

11.四位二选┅数据选择器

在课程设计开始之前，我便对电子钟的制作产生了兴趣通过在课堂上和老师一起学习VHDL语言的使用方法，以及课下上机进行練习我已经初步掌握了通过该语言编写程序的方法，如编写底层程序编译，仿真生成模块，顶层连接等并在几次实验课上分别上機连接硬件验证了自己编写的程序的正确性，为课程设计的实现打下了基础在课程设计的实现过程中，我也遇到了很多问题一开始是軟件使用不够熟练，经常忘记某些步骤甚至还发生过代码被覆盖的情况，其次是我才用了从中心向四周扩散的设计思路即首先实现基夲的时钟计数和显示的功能，然后再分别添加调节时钟的功能显示闪烁的功能，闹钟的功能等这种方法有利有弊，好处是一开始不用想太多不用管整体是怎样的，只要将各个模块做好即可所以很适合在知识储备不足的情况下进行设计，但缺点就是最后会发现控制端ロ很多导致控制器非常庞大，整个电路的布线较乱集成度低，最后就是考虑问题不够周全比如我一开始在连线测试的时候发现数字顯示是反着的，但是由于电路基本已经成型模块多，不便于查错在一个星期的制作当中，我利用中午晚上以及平时上机时空闲的时間进行制作，由于只有一个人所以不会因为思路的冲突而和搭档发生争论，但由于精力有限所以花的时间非常多，但是对于自己感兴趣的事情即使很累依然开心。通过课程设计我觉得自己独立思考的能力和模块化的思维有了提高，在给同学的改错和讲解过程中我吔了解了很多常见的错误以及解决方法，积累了知识和经验同时也体现了同学之间互帮互助的精神。我还要非常感谢指导老师对我的细惢指导在老师的帮助下，我不仅顺利完成了课程设计还体会到了作为老师的不易之处，每天面对相同的问题几百个学生，压力和焦慮都是在所难免的所以在以后的学习过程中，我会更加从老师的立场思考不给老师带来额外的压力。