0只能访问前者并且每次固定访問32-word块，由5个寄存器dsp控制器
    IDMA channel 0的源和目的地址必须32-byte对齐，一次可以配置32-word块大小的寄存器但使用mask register，可以选择性只配置其中某些寄存器mask为1，表示对应word不传输CPU按顺序连续递增的写通道的各寄存器才可以，就自动触发通道传输了对channel

29]指定优先级，当传输与CPU或DMA访问发生冲突时做仲裁用可以为0～7(低)任何值；IDMA1_COUNT->FILL域指明当前操作为值填充还是数据搬移。

      对达芬奇平台来说感觉IDMA好像并不那么实用，首先需要同时配置多個外部寄存器，如QDMA的情况并不多；其次IDMA的一个主要功能是实现local mem之间的数据、代码搬移，可是达芬奇L2仅有64K就算全部配置成SRAM，空间也是有限的能够允许在此过渡的数据量也很有限，很奇怪的是为何不直接用QDMA直接在DDR于L1之间交互？IDMA在编码器开发中到底有多大作用还需要验證。