一直觉得DIY很温暖，那是小时候麻麻踩着缝纫机缝的小棉裤、勾着毛衣针织的小背心。自从来到HIFIDIY论坛，就有了一种奇妙的感觉——人生值得好好追求。比起教科书，在论坛的学习更像是打开了一扇新世界的大门。

现学有所得，有志不在年高！响应论坛号召，学以致用，知行合一，遂参加此次设计大赛，望与诸位坛友交流，也将此也作为自己学习的年中小结。

在此，特别感谢坛友mc3362今年初发的关于数字功放设计的《基于ST的STA350BW全数字功放制作》一帖，正是因为他的帖子，我对HIFIDIY技术的发展有了新的相对全面的认识和理解；也正是对这个帖子展开的学习，大大地鼓舞了我参赛的信心。

结合大赛主题，我设计了参赛作品——Love&Future，单端模拟输入的双30W（8Ω）数字纯后级功放设计与制作。

数字放大核心器件选取STA350BW——输出功率最大双50W；ADC选择CS5341——具有106分贝动态范围的24bit双声道模数转换器。

满幅动态范围：＞90dB（A计权）

输入灵敏度：4Vrms

输入阻抗：约5.5kΩ

整机电压增益：约12dB

内部采样率：96kHz

其他功能：上电、下电防冲击

经过这段时间深度阅读所选核心器件的规格书，完成整个系统的电路原理图。接下来依次展示——BUFFER ADC电路原理图、POWER_SUPPLY电路原理图、数字功放原理图。其中输入缓冲级的低通滤波器参数、功放输出的滤波器参数还在仿真，数据尚未确定~~

1.首先，主电源用线性稳压把整流滤波后的35V直流稳压成26V纯净电压，电路架构类似Walt-Jung的电源，为了集中主题，在此就先不赘述喽~

2.然后，前端供电通过LM317把26V降压至5.2V，相当于两级线性稳压，为了避免功放级高频脉冲干扰，317输入端加入100μH/300mA大电感滤波。

此处，5.2V电压用于输入Buffer运放和CS5341的模拟部分。

3.接着，5.2V电压通过磁珠隔离，再经两只AMS，稳压成两路3.3V，它们一路供数字功放芯片低压部分，另一路供单片机、CS5341的数字部分、时钟振荡器。

先引申，简单地提一下ADC外围电路的PCB设计：

众所周知，ADC是数模混合IC，layout对性能有很大影响，

对此，我现在的想法是——统一铺地，并且，将PCB板分为数字部分和模拟部分，这两部分铜皮在ADC芯片处连接在一起！

1）整机增益计算（设计目标12dB）

要确定电路原理图中LPF和Buffer的设计，首先需要确定的就是LPF和Buffer的增益。现在，我要对这一步进行讨论和计算啦~~图11是信号流程图与计算思路——输入的模拟信号先后经过图中的四大模块，通过计算ADC与数字功放系统的增益，再结合既定的整机设计目标（12dB），就可以得到需要的答案喽。

图11：信号流程图与计算思路

可调增益部分：这次设计的是纯后级功放，它不需要音量控制功能，所以STA350BW的所有可调增益的部分（如MVOL、CXVOL、Pre-Scale、Post-Scale等相关寄存器），都设置为0 dB，即单位增益1倍（绝对值）。

ADC与数字功放系统的增益：首先，要根据STA350BW供电电压失真曲线，找到输出的最大不失真功率。由于本设计是以8Ω为设计负载的，所以根据图12，可知，当选择26V供电时，能达到输出的最大不失真功率——额定输出功率约31W。

那么，将31W换算成电压值就是：Urms=（8×31）1/2 ≈15.75 Vrms。值得一提的是，在前面“电源设计简介”中的第一步——“稳压成26V纯净电压”，我就是在这里确定了的。

接着，额定输出功率时，对应的I2S数字域输入信号为0dBFS。再根据CS5341模拟输入特性参数（图13）可知，0dBFS时，对应模拟输入电压约0.56×VA=0.56×5V=2.8VP-P=1Vrms.

结合整机设计目标增益（约12dB）计算，所以最后可得：

LPF与Buffer总增益量为12dB-24dB =-12dB ，其中Buffer增益为-1，前面被动LPF的增益为-12dB。为了保证后级功放整机为同相放大，要把数字功放处理成反相放大，但同时要保持增益不变为0dB。以上结果，请见图14。

这里再与大家一起回顾一下此部分原理图是这样滴，请见图15：input_buffer_schematic

Buffer缓冲级使用的运放，是输入信号进来经过的第一个有源器件，它的品质和性能对整个设计有着举足轻重的影响；再者，给这一级设计的供电电压只有单5V，因此，这就给选型带来了不小的难度。好在功夫不负有心人，经过不断的挑选和仔细对比，我选定了双运放TS972 ∩_∩，这个器件有几个亮点吸引了我，看下图16，——低压（5V）条件下的轨对轨输出能力、很低的噪声、很低的失真度——\（^o^）/所以，TS972，正合我意。

LPF身兼数职——包括，担当ADC的抗混叠滤波器；要让音频带内信号完整地通过；要满足对LFP和Buffer的增益设计目标（-12dB）；并且R、C器件的具体数值也要易选，比如要限制在E24（5%精度）范围内。

需要说明的是，我这里的仿真结果，是输入部分的LPF和缓冲联合起来仿真的，实际仿真的电路图就是15楼的图15，因为联合仿真更加接近实际效果哟~~请看下面几张图：

第一张，幅频特性（图17），光标位置的含义：整体中频区域增益-11.56dB（满足设计增益要求），通带内高频20.39k处衰减-11.56 dB - （-11.96dB） = 0.4dB。

第二张，相位特性（图18），含义：高频仿真到33k，横轴、纵轴都是线性坐标，于是可以得到——电路具有线性相位响应。

第三张，阻带衰减（图19）。ADC输入采样器速率是6.144MHz，所以，我们要验证一下此频率下的衰减特性。

原理图中，这一部分由〔C29，L4，L5，T1〕、〔C39，L4，L5，T1〕实现。其中，T1和T2是信号线用共模滤波器，它的特性请见下图20。至于实际效果怎么样，等我用了就知道啦。言归正传，大家看图~~

下篇中将报告的是数字功放电路设计、掉电检测电路、MCU电路三个部分。加上上文总共这五个部分，对电路原理的报告就完整了！