当前位置： >>
基于8086CPU的单芯片计算机系统的设计
设计中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ ＣｉｒｃｕｌｔＣＩＣ基于 ８ ０ ８ ６ Ｃ Ｐ Ｕ 的 单芯片计算机系统的设计 ＊孙璐， 陶晶， 舒展， 张永志 （ 合肥工业大学 电气学院自动化系， 安徽， 合肥 ２３０００９ ） 摘要： 本文依据集成电路设计方法学， 探讨了
一种基于标准 Ｉ ｎｔ ｅｌ ８０８６ 微处理器的单芯片计算机平 台的架构。研究了其与 ＳＤ Ｍ ８２５５ 并行接口等外围 Ｉ Ｐ 的集成， 并在对 Ａ ＢＡ 协议和 ８０８６ ＣＰＵ 分析的 ＲＡ ， Ｍ 基础上， 采用遵从 Ａ ＢＡ 传输协议的系统总线代替传统的 ８０８６ ＣＰＵ 三总线结构， 搭建了基于 ８０８６ Ｉ Ｐ Ｍ 软核的单芯片计算机系统， 并实现了 ＦＰＧ 功能演示。 Ａ 关键词： 微处理器； ＳｏＣ； 单芯片计算机； Ａ ＢＡ 协议 Ｍ 中图分类号： ＴＰ３６８． １Ｄｅｓｉｇｎ ｏｆ ８０８６ ＣＰＵ Ｂａｓｅｄ Ｃｏｍｐｕｔｅｒ － ｏｎ－ ａ－ ｃｈｉｐ ＳｙｓｔｅｍＳＵＮ Ｌｕ， ＴＡＯ Ｊｉｎｇ， ＳＨＵ Ｚｈａｎ， ＺＨＡＮＧ Ｙｏｎｇ－ ｚｈｉ（ Ｓｃｈｏｏｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ ａｎｄ Ａｕｔｏｍａｔｉｏｎ， Ｈｅｉｆｅｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ， Ｈｅｆｅｉ ２３０００９，Ｃｈｉｎａ ）Ａｂｓｔｒ ａｃｔ：Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ＩＣ ｄｅｓｉｇｎ ｍｅｔｈｏｄｏｌｏｇｙ，ｔｈｉｓ ｐａｐｅｒ ｄｉｓｃｕｓｓｅｓ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｏｎｅ ｋｉｎｄ ｏｆ Ｃｏｍｐｕｔ－ｅｒ－ ｏｎ－ ａ－ ｃｈｉｐ ｓｙｓｔｅｍ ａｒｃｈｉｔｅｃｔｕｒｅ， ｗｈｉｃｈ ｉｓ ｂａｓｅｄ ｏｎ ｔｈｅ ｓｔａｎｄａｒｄ Ｉｎｔｅｌ８０８６ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ， ｉｎｖｅｓｔｉｇａｔｅｓ ｈｏｗ ｔｏ ｉｎｔｅ－ ｇｒａｔｅ ｔｈｅ ８０８６ ＣＰＵ ａｎｄ ｐｅｒｉｐｈｅｒａｌ ＩＰ ｓｕｃｈ ａｓ， ＳＤＲＡＭ ｃｏｎｔｒｏｌｌｅｒ， ８２５５ ＰＰＩ ｅｔｃ． Ｂａｓｅｄ ｏｎ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｓｔａｎ－ ｄａｒｄ Ｉｎｔｅｌ８０８６ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ ａｎｄ ＡＭＢＡ Ｓｐｅｃｉｆｉｃａｔｉｏｎ， ｔｈｅ Ｃｏｍｐｕｔｅｒ－ ｏｎ－ ａ－ ｃｈｉｐ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ８０８６ ＣＰＵ ｗｈｉｃｈ ｕｓｅｓ ＡＭＢＡ ｂｕｓ ｉｎｓｔｅａｄ ｏｆ ｔｒａｄｉｔｉｏｎａｌ ｔｈｒｅｅ－ ｂｕｓ ｓｔｒｕｃｔｕｒｅ ｏｆ ８０８６ ＣＰＵ ｉｓ ｃｏｎｓｔｒｕｃｔｅｄ， ａｎｄ ｔｈｅ ＦＰＧＡ ｈａｒｄｗａｒｅ ｅｍｕ－ ｌａｔｉｏｎ ｉｓ ｆｕｌｆｉｌｌｅｄ． Ｋｅｙｗｏｒ ｄｓ： Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ； ＳｏＣ； Ｃｏｍｐｕｔｅｒ－ ｏｎ－ ａ－ ｃｈｉｐ； ＡＭＢＡ Ｓｐｅｃｉｆｉｃａｔｉｏｎ１引言受到理论界和工业界的广泛关注， 系统芯片是当前 技术发展的必然趋势。计算机的发展经历了电子管随着超大规模集成电路工艺的发展， 在一颗芯 片上集成上百万甚至上亿个晶体管已成为现实。现 在， 芯片厂商都以面积最小化、 功能最大化作为自己 的发展方向， 深亚微米效应理论及 ＩＰ 核技术越来越＊ 国家自然科学基金资助项目（ ６０５７６０３４ ） ３２ （ 总第 １１２ 期）２００８ ? ? ９计算机、 晶体管计算机、 集成电路计算机和大规模集 成电路计算机， 它的发展一直是将越来越多的功能 集成在越来越小的空间内。 可以预见， 在某些特定领 域， 半导体制造业朝着整合型单芯片系统的总体趋ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍＣＩＣ 中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ设计势将会日益明显。 所谓单芯片计算机即是将传统 ＰＣ 机箱里的主 显卡、 声卡和网卡等最大 板上的芯片组、 、 ＣＰＵ 内存、 限度的集成在单个芯片中。 单芯片计算机与传统 ＰＣ 相比， 重量、 体积和功耗大幅下降， 从而系统性能将 得到很大地改善， 同时带来价格的突破性下降， 直接 促进计算机的迅速普及。 本文搭建的 单芯片 计 算 机 系 统 基 于 标 准 ８０８６的代表性， 因此最终选择标准 Ｉｎｔｅｌ ８０８６ ＣＰＵ。基于８０８６ 的单芯片计算机基本结构， 如图 １ 所示。ＣＰＵ， 集成了 ＡＭＢＡ 总 线 、 ＳＤＲＡＭ、 ８２５５、 ＲＯＭ 等 外围 ＩＰ， 并在 Ａｌｔｅｒａ ＤＥ２ ＦＰＧＡ 开发板上实现了功能 演示。图 １ 基于 ８０８６ 的单芯片计算机基本结构３ 单芯片计算机系统的设计 ２单芯片计算机的发展概况８０８６ ＣＰＵ 芯片有两种工作模式， 最小模式与最单芯片计算机是一个完整的计算机系统， ＣＰＵ、 存储器和输入输出接口， 通过总线连接， 构成了单芯 片计算机的基本系统。 单芯片计算机的系统级设计， 是以 ＣＰＵ 为核心开展的 Ｉ／Ｏ 和外设集成过程， 是基 本的 ＳｏＣ 设计流程。 近 几 年 ， Ｉｎｔｅｌ、 ＡＭＤ 和 ＶＩＡ 等 微 处 理 器 制 造 商 纷纷推出平台策略， 将微处理器和芯片组组合在一 起， 形成一个完整的解决方案， 并计划将来进一步推 出集成所有芯片的单芯片微处理器。Ｉｎｔｅｌ 公司频推 平台策略， 计划进一步推出整合所有芯片的单芯片 计算机， 还聚集了一个由 ５００ 名工程师组成的研发 团队， 开发其单芯片电脑产品， 希望将目前电脑主板 上 的 ３２ 颗 芯 片 全 部 集 成 到 单 一 的 芯 片 中 。 而 在 大模式。所谓最小模式， 是指系统中只有一个 ８０８６ 微处理器， 在这种情况下， 所有的总线控制信号， 都 直接由 ８０８６ ＣＰＵ 产生， 系统的总线控制逻辑电路 被减到最少， 该模式适用于规模较小的微机应用系 统。 本实验采用 ８０８６ 的最小工作模式进行单 芯片 计算机的设计。 所谓单芯片计算机系统设计， 即除了 总线、 地址锁存器、 数据收发 包含 ＣＰＵ、 ＲＯＭ、 ＲＡＭ、 器、 外设地址译码电路以外， 集成一个或一个以上的 外围 Ｉ／Ｏ 接口， 从而构成一个完整的系统。搭建的系 统结构图如 ２ 所示。 本论文所设计的 ８０８６ 单芯片计算机系统 集成 了遵从 ＡＭＢＡ 协议的总线 、 ８２５５ 通用并行 接口， 以 及 ＳＤＲＡＭ 控制器。在这里， 以 ８２５５ 通用并行接口 为例， 介绍包含 ８２５５ 应用电路的单芯片计算机系统 的设计。 ８２５５ 作为外围 Ｉ／Ｏ 设备通 过 ＡＨＢ 总线与ＡＭＤ 四核皓龙处理器中， 四个独立的 ＣＰＵ 核集成到单一硅片上， 每个核具有单独的 ６４ＫＢ 一级数据 缓存、 ６４ＫＢ 一级指令缓存和 ５１２ＫＢ 的二级缓存， 四 个核心共享 ２ＭＢ 或者更大） 的三级缓存。这样每 （ 个 ＣＰＵ 核都能够充分发挥各自的效能， 从而大幅度 提升整个处理器的性能。 单芯片计算机的设计， 是一个基于某一种型号 因此， 选择 ＣＰＵ 及其外围 Ｉ／Ｏ 接口的 ＳｏＣ 设计过程。 哪种型号的 ＣＰＵ 就成了设计的首要问题。 综合设计 难度工程进度的因素， 同时考虑所选 ＣＰＵ 要有一定８０８６ＣＰＵ 进行通信。单 芯 片 计 算 机 系 统 的 ＲＴＬ 级 设 计 是 一 个 ＳｏＣ 的设计过程。包括 ＣＰＵ 子系统的设计、 总线的选择 和接口设计， 以及存储器单元的接口设计。３． １ ＣＰＵ 子系统的设计ＣＰＵ 子系统包括 ８０８６ ＣＰＵ、数据收发控制器、２００８ ? ? （ 总第 １１２ 期） ９ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ３３设计中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ ＣｉｒｃｕｌｔＣＩＣ种在 ＩＳＡ 总线基础上扩充的数据宽度为 ３２ 位的开 放总线标准。最大传输速率可以达到 ３３ＭＢ／ｓ。但是 由于 Ｉ／Ｏ 速度比较低， 这两种总线技术已经逐渐被 淘汰。ＡＭＢＡ 拥有众多第三方支持， 在基于 ＡＲＭ 处理器内核的 ＳｏＣ 设计中， 已经成为广泛支持的现有 互联标准之一。２．０ 版 ＡＭＢＡ 标准定义了三组总线：ＡＨＢ （ ＡＭＢＡ 高 性 能 总 线 ） 、 ＡＳＢ （ ＡＭＢＡ 系 统 总和 线） 、 ＡＰＢ ＡＭＢＡ 外设总线） 。ＡＨＢ 的总线架构 （ 的相互连接采用了传统的带有主模块和从模块的共 享总线模式， 接口与互连功能分离， 这对芯片上模块图 ２ ８０８６ 单芯片计算机系统结构之间的互连具有重要意义。 因此， 本论文所选择的总 线遵从 ＡＨＢ 总线传输的基本规范， 并在此基础上针 对 ８０８６ＣＰＵ 的特点增加和修正了某些总线的接口。 整个 设 计 主 要 包 括 两 方 面 的 内 容 ： ＡＨＢ 和 ８０８６ 传 输时序的匹配； 基于 ８０８６ＣＰＵ 的总线接口的扩展设 计。总线结构图如图 ３ 所示。地址锁存器和存储器译码电路等。ＣＰＵ 与存储器（ 或 Ｉ／Ｏ 端口） 进行交换时， ＣＰＵ首先要送出地址信号， 然后再发出控制信号及传送 数据。因此需要加入地址锁存器， 先锁存地址， 使在 读写总线周期内地址稳定。 数据收发控制器相当于一个总线开关， 用来控 制 ＣＰＵ 的 数 据 总 线 选 择 从 存 储 单 元 或 Ｉ／Ｏ 端 口 发 送或接受数据， 匹配通信时序。 存储器译码电路与 ７４ＬＳ１３８ 原理一样， 利用地 址线生成 ＲＯＭ 和 ＲＡＭ 单元的片选信号。 ＣＰＵ 上电 复位后地址为 ＦＦＦＦ０Ｈ， 首先从 ＲＯＭ 里读出程序， 该 程 序 是 无 条 件 跳 转 指 令 ， 能 够 使 ＣＰＵ 跳 转 到ＲＡＭ 的地址。ＣＰＵ 再从 ＳＤＲＡＭ 里读出程序。３． ２ 总线的选择和设计总线的集成对缩小芯片的面积以及减少总线的 扇出都有非常积极的意义。标准的 ８０８６ＣＰＵ， 一般 数据总 采用的是传统的三总线结构， 就是地址总线、 线、控制总线， 基于这个总线架构， 还可以扩展 显示器、 键盘 ／ 鼠标、 网卡之类的 ＩＰ。 ８２５５、图 ３ ８０８６ 单芯片计算机系统总线结构３． ２． ２ 传输时序的匹配因为 ＡＨＢ 总线和 ＣＰＵ 的传输协议不同， 所以 需要匹配两个接口的时序， 以保证 ＣＰＵ 与其他外围３． ２． １ 总线协议的选择传统的 ８０８６ 系 列 ＣＰＵ 系 统 总 线 有 ＩＳＡ 总 线 、ＩＰ 可以通过总线正常通信。相关接口控制信号如表 １所示。接口模块首 先根据 ＭＩＯ 信 号 判 断 访 问 的 是 存 储 器 还 是 Ｉ／Ｏ 设 备 ， 如 果 是 Ｉ／Ｏ 设 备 ， 当 采 样 到ＥＩＳＡ 总线等。ＩＳＡ 总线是 １６ 位的系统总线， 其工作频率为 ８ＭＨｚ， 数据传输速率为 １６ＭＢ／ｓ。 ＥＩＳＡ 是一３４ （ 总第 １１２ 期）２００８ ? ? ９ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍＣＩＣ 中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ设计表 １ ８０８６ ＣＰＵ 和 Ａ Ｂ 总线关键控制信号 ＨＴ３： ＣＰＵ 通过 ＡＨＢ 总线与外围 ＩＰ 进行通信， 直至通信结束， 返回到 Ｔ１ 状态。８０８６ 处 理 器 核 的 读 写 信 号 受 ＲＥＡＤＹ 信 号 控制， 当 ＲＥＡＤＹ 信号为高电平时， 可进行数据的接收 和发送， 否则读写信号保持。 ＲＥＡＤＹ 信号由 ＡＨＢ 总线上从设备传输完成信号 ＨＲＥＡＤＹＩｎ、 ＡＨＢ 总线 允许信号 ＨＧＲＡＮＴ 以及从设备应答信号 ＨＲＥＳＰ 三 者共同决定。而总线上的读写控制信号 ＨＷＲＩＴＥ 由 组合逻辑产生。其产生过程伪码如表 ２ 所示。表２ＲＥＡＤＹ信号为高电平时， 获取 ＡＨＢ 的总线控制权，与外围 Ｉ／Ｏ 设备进行通信。设计的状态机如图 ４ 所 示。Ｔ１： 根据 ＭＩＯ 信号判断当前 ＣＰＵ 是否需要访问外围 Ｉ／Ｏ。如果 ８０８６ 处理器核访问的是存储器单 元而不是 ＡＨＢ 总线上的设备（ 即 ＭＩＯ 为 １） ， 状态 机则保持 Ｔ１ 状态， 并且不向 ＡＨＢ 总线发出总线请 求信号（ 即 ＨＢＵＳＲＥＱ 信号置为 ０ ） 。ＭＩＯ 为低电平 则跳转到 Ｔ２。Ｔ２： 状 态 机 进 入 Ｔ２ 状 态 后 ， 向 ＡＨＢ 总 线 发 出总线请求信号 即 ＨＢＵＳＲＥＱ 信号置为 １） ， 向 ＡＨＢ （ 总线仲裁器请求访问总线。 同时检测 ＲＥＡＤＹ 信号， 当检测到 ＲＥＡＤＹ 信号为高电平， 即 ＡＨＢ 总线仲裁 器把总线访问权限交给 ８０８６ 处理器核， 状态机在下 个时钟上升沿进入 Ｔ３ 状态。反之， 如果 ＲＥＡＤＹ 一 直为低电平 ， 表示目前 ８０８６ ＣＰＵ 要访问的 ＡＨＢ 总 线上的从设备没有准备就绪， 要求 ８０８６ 处理器核插 入等待状态， 状态机一直保持 Ｔ２ 状态不变。 其中控制 ＡＨＢ 传输的伪码如表 ３ 所示。表３３． ２． ３ 总线接口扩展 ８０８６ＣＰＵ 除 了 数 据 、 地 址 总 线 以 及 读 写 和 ＲＥＡＤＹ 等主要控制信号外， 还有中断请求和应答以及外接 ＤＭＡ 设备的相关端口信号。而这些信号 是标准 ＡＨＢ 总线所不具备的， 因此还需要扩展总线 总线接口的扩展设计主要包 接口以匹配 ８０８６ ＣＰＵ。 括两部分： 中断处理和 ＤＭＡ 数据通道。 ８０８６ ＣＰＵ 关图 ４ ８０８６ＣＰＵ 与 Ａ Ｂ 总线的状态转换图 Ｈ于中断和 ＤＭＡ 的端口信号如表 ４ 所示。ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ２００８ ? ? （ 总第 １１２ 期） ９３５设计中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ ＣｉｒｃｕｌｔＣＩＣ表 ４ ８０８６ ＣＰＵ 中断和 Ｄ Ａ 接口信号 Ｍ上 ＲＯＭ 资 源 配 置 成 １６ｋ＊１６ 的 格 式 作 为 存 储 器 中 的 ＲＯＭ 单元， 采用 ＤＥ２ 开发板上的 ８Ｍ 的 ＳＤＲＡＭ 配置成 ２５６Ｋ＊１６ 位总线格式代替存储器 中的 ＲＡＭ 单元。 在各种随机存储器件中， ＳＤＲＡＭ 的价格低， 体系统总线在接收到外设的中断请求之后， 会向积小， 速度快， 容量大， 是比较理想的器件。但ＣＰＵ 提 出 中 断 申 请 ， 一 旦 接 收 到 中 断 响 应 ， 要 向 外设传送中断响应信号， 同时修改译码单元， 选通该外 设， 保证在第二个中断响应期间能将中断类型号通 过总线传送给 ＣＰＵ， 使得 ＣＰＵ 能成功跳转到中断服 务子程序。ＳＤＲＡＭ 的控制逻辑比较复杂， 对时序要求也十分严格， 这就要求有一个专门的控制器： 控制 ＳＤＲＡＭ 的 初始化， 刷新和预冲以及基本的读写操作。同时， 需 要匹配 ＳＤＲＡＭ 控制器和 ８０８６ ＣＰＵ 的读写时序。 该 接口具体实现的状态机如图 ６ 所示。ＤＭＡ 控 制 器 在 执 行 数 据 传 输 时 ， 需 要 掌 握 ＡＨＢ 总线的控制权， 向片上存储器或者总线上其他外设发出地址和控制信号， 即相当于 ＡＭＢＡ 的主设 备； 另一方面， 在 ＤＭＡ 控制器启动工作之前， ＣＰＵ 需要对其进行预处理操作， 以使其按照特定的配置 参数进行工作， 在这个初始化阶段， ＣＰＵ 是 ＡＨＢ 总 线上的主设备， ＤＭＡ 控制器属于从设备。基于 ＤＭＡ 控制器的这种两面性， 在总线设计中配备了专门的ＤＭＡ 通道与其相匹配： ＣＰＵ 正常工作时， ＤＭＡ 扮演从设备的角色， 接受 ＣＰＵ 对 其的初始化 ； 利用 ＨＬ－ＤＡ 作仲裁信号， 当 ＣＰＵ 响应外设 ＤＭＡ 请求时（ 即 ＨＬＤＡ 为高电平） ， 让出总线控制权给外设， 利用 ＤＭＡ 数 据 通 道 传 输 数 据 ， 传 输 的 协 议 同 样 遵 从总线的时序控制模块状态如图 ５ 所示。 ＡＭＢＡ 协议。图 ６ ８０８６ＣＰＵ 与 ＳＤ Ｍ 控制器接口的状态转换图 ＲＡＴ１： 当 ＲＤＹ 为高电平时， 首先确定是进行读还是写操作， 这时 ＤＯＮＥ 为 ０ ： 读： 设置 ＷＲ＝０， ＲＤ＝１ ； 写： 设置 ＷＲ＝１， ＲＤ＝０ 。Ｔ２： 当 ＤＯＮＥ 信号为高电平， 表示可以进行读 ／写操作， 跳转到 Ｔ３ 。Ｔ３： ＣＰＵ 通 过 ＳＤＲＡＭ 控 制 器 对 ＳＤＲＡＭ 进 行读写操作。图 ５ 单芯片系统总线的时序控制模块状态图Ｔ４： 当低字节有效信号 ｂｗｌ＿ｎ 为高电平时， 执行低字节传输。Ｔ５： 当高字节有效信号 ｂｗｈ＿ｎ 为高电平时， 执３． ３ 存储单元的接口设计存 储 器 子 系 统 包 括 一 个 ＲＡＭ 和 一 个 ＲＯＭ，行高字节传输。Ｔ６： ＣＰＵ 完成读写操作， 相关控制信号清零。其中， ＤＯＮＥ 信号用于指示是否读写完成， 只有８０８６ＣＰＵ 支持 ２０ 位地址总线， 具有 １Ｍ 字节存储空间， 分为 ＲＡＭ 区和 ＲＯＭ 区。本文利用开发板的片ＤＯＮＥ 为高电平时表示读写完成， 才能进行下次读３６ （ 总第 １１２ 期）２００８ ? ? ９ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍＣＩＣ 中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ设计写操作。ＲＤＹ 信号表示 ＳＤＲＡＭ 是否做好准备接受送到 ８２５５ 的 ＰＣ 口， 驱动输出逻辑值 １１００００１０ 。ＣＰＵ 的 访 问 ， 由 ＳＤＲＡＭ 的 写 请 求 信 号（ ＩＮ＿ＲＥＱ ＝１） 和读有效信号（ ＯＵＴ＿ＶＡＬＩＤ ＝１ ） 共同控制， 其产生过程伪码如表 ５ 所示。表５图 ７ 单芯片计算机系统的 ＲＴＬ 级仿真波形根据单芯片计算机系统级设计的组成结构， 调 用 已 经 编 写 完 成 的 ８０８６ ＩＰ 软 核 、 ８２５５ ＩＰ 软 核 、 使用 Ｑｕａｒｔｕｓ ＩＩ 软件成功编译设计， 将布局布线 生成的结果下载到 ＦＰＧＡ 中， 得到与设计等效的实 际电路， 对实际的电路用测试系统进行测试， 从而验 证设计的正确性。将 ＦＰＧＡ 的验证结果经逻辑分析 仪读取显示， 如图 ８ 所示。ＳＤＲＡＭ 控 制 器 、 ＳＤＲＡＭ 模 型 ＩＳ４２Ｓ１６４００、 ＡＨＢ 总线 ＩＰ 软核以及译码器 ＩＰ 软核。连接相应的输入输 出端口， 同时对 ８０８６ 相关的输入端口进行赋值， 将 未使用的输出端口悬空， 完成单芯片计算机系统的ＲＴＬ 级设计。４ 单芯片计算机系统的仿真与验证单芯片计算 机的 ＲＴＬ 级 设 计 只 是 全 部 设 计 流 程的一部分， 为保证最终设计的成功， 必须对其进行 全面的软件仿真与硬件验证， 包括搭建测试平台， 设 计测试方案以及分析仿真结果， 实现 ＦＰＧＡ 验证。图 ８ 单芯片计算机的 ＦＰＧ 验证结果 Ａ５结束语４． １ 测试方案的设计在包含 ８２５５ 应用电路的单芯片计算机系统搭 建完成的基础上， 要求实现八个开关量控制八个本论文在基于集成电路设计方法学的指导下， 探讨了一种基于 ８０８６ ＣＰＵ 核的单芯片计算机平台 的架构， 研究了其与 ＡＭＢＡ 总线、 ＳＤＲＡＭ、 ８２５５ 等 外围 ＩＰ 的集成。在此基础上， 设计基于 ８０８６ ＩＰ 软 核的单芯片计算机系统， 并实现了 ＦＰＧＡ 功能演示。 在后续的工作中， 将考虑进一步扩展 ＣＰＵ 外围接口ＬＥＤ 灯 亮 灭 的 功 能 。 将 八 个 开 关 量 连 接 ８２５５ 的 ＰＡ０～ＰＡ７； 将 八 个 ＬＥＤ 灯 驱 动 电 路 连 接 ８２５５ 的在 ＰＣ０～ＰＣ７。 ８０８６ ＣＰＵ 的控制下， 通过总线读取连 接 在 ８２５５ ＰＡ 口 的 八 个 开 关 量 ， 将 开 关 值 送 往ＩＰ 软核； 集成 ＤＭＡ 控制器， 实现 ＶＧＡ 显示功能； 将 ＤＯＳ 操作系统加入 ８０８６ 单芯片计算机平台， 并开ＣＩＣ 发在操作系统下的设备驱动程序和应用软件。ＳＤＲＡＭ 存 储 ， 再 从 ＳＤＲＡＭ 读 取 开 关 量 发 送 到 ８２５５ ＰＣ 口， 使其驱动八个 ＬＥＤ 灯的亮或灭。４． ２ 仿真结果分析单芯片计算机最小集的 ＲＴＬ 级仿真波形， 如图参考文献［１］８０８６ １６－ Ｂｉｔ ＨＭＯＳ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ ［Ｍ］．ＵＳＡ：Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ，１９９０：１－ ７．（ 下转第 ３１ 页）２００８ ? ? （ 总第 １１２ 期） ９７ 所示。在 ８０８６ ＣＰＵ 的控制下， ８２５５ 接口读取连接在 ８２５５ ＰＡ 口的八个开关量 １１００００１０ 以后， 将其发ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ３７ＣＩＣ 中国集成电路Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ设计表１仿 真 在 行 为 上 非 常 相 近（ 差 别 小 于 １０％ ） ， 具 有 较 高的可信度， 而仿真速度大约是电路级仿真速度３０￣５０ 倍， 易于修改， 可操作性强。能够为锁相环和时钟数据恢复这类复杂电路的设计提供一个强有力ＣＩＣ 的工具助手。参考文献［１］ 王志功 光纤通信集成电路设计 ［Ｍ］ 北京 高等教育出版社 ２００３［２］Ｒａｚａｖｉ Ｂ，Ｃｈａｌｌｅｎｇｅｓ ｉｎ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｈｉｇｈ－ ｓｐｅｅｄ ｃｌｏｃｋ ａｎｄ ｄａｔａ ｒｅｃｏｖｅｒｙ ｃｉｒｃｕｉｔｓ ［Ｍ］ ＩＥＥＥ ２００２ ［３］Ｊｒｊ Ｌｅｅ； Ｋｕｎｄｅｒｔ．Ｋ．Ｓ． Ａｎａｌｙｓｉｓ ａｎｄ ｍｏｄｅｌｉｎｇ ｏｆ ＩＥＥＥ ２００４ ｂａｎｇ－ ｂａｎｇ ｃｌｏｃｋ ａｎｄ ｄａｔａ ｒｅｃｏｖｅｒｙ ｃｉｒｃｕｉｔ，” ［４］Ｓ．Ｖｌａｄｉｍｉｒ，Ｈ．Ｍａｒｋ． “Ｍｏｄｅｌｉｎｇ ａｎｄ ａｎａｌｙｓｉｓ ｏｆ ＩＥＥＥ ２００３ ｈｉｇｈ－ ｓｐｅｅｄ ｌｉｎｋｓ，” ［５］Ｍｕｒａｔａ Ｋ，图 ８ 模型与电路级仿真结果Ｏｔｓｕｊｉ Ｔ，Ｓａｎｏ Ｅ，ｅｔ ａｌ．Ａ ＮｏｖｅｌＨｉｇｈ－ Ｓｐｅｅｄ Ｌａｔｃｈｉｎｇ Ｏｐｅｒａｔｉｏｎ Ｆｌｉｐ－ Ｆｌｏｐ （ ＨＬＯ－ ＦＦ） Ｃｉｒｃｕｉｔ ａｎｄ ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａ １９－ Ｇｂ／ｓ Ｄｅｃｉｓｉｏｎ Ｃｉｒ－ ｃｕｉｔ Ｕｓｉｎｇ ａ ０．２μｍ ＧａＡｓ ＭＥＳＦＥＴ ［Ｊ］， ＩＥＥＥ Ｊ Ｓｏｌ－ ｉｄ－ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， １９９５； ３０ １０） ： １１０１－ １１０７ （采用 Ｃ 语言的仿真程序其仿真结果与电路级６结论上接第 ３７ 页［２］８０１８６／８０１８８ Ｈｉｇｈ－ Ｉｎｔｅｇｒａｔｉｏｎ １６－ Ｂｉｔ Ｍｉｃｒｏｐｒｏｃｅｓ－ ｓｏｒ［Ｍ］．ＵＳＡ：Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ，１９９４：２７－ ３２． ［３］８０８８ ８－ Ｂｉｔ ＨＭＯＳ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ ［Ｍ］．ＵＳＡ：Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ，１９９０：１４． ［４］唐长钧 ， 赵正 校 ， 朱煜清 ．Ｉｎｔｅｌ８０８６ 微 处理器 ［Ｍ］． 上海 ：上海交通大学微机研究所，１９８６：１３．第三版． 合肥 ：中国科学技术大学出版社，２００４：９５．［６］ ＡＭＢＡＴＭＳｐｅｃｉｆｉｃａｔｉｏｎ（ Ｒｅｖ ２．０）作者简介孙璐， 硕士研究生， 就读于合肥工业大学检测技术与 自动化装置专业， 主要从事数字集成电路的研究。［５］吴秀清 ， 周荷 琴 ． 微 型 计 算 机 原 理 与 接 口 技 术 ［Ｍ］．ｈｔｔｐ ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ２００８ ? ? （ 总第 １１２ 期） ９３１
2 8086 的支持芯片为了用 8086 处理器组成计算机系统, Intel 公司设计了一系列...以 8086 为 CPU 的单 CPU 系统,数据总线是 8 位的,所以只用一片 8286 ...基于微处理器的电子秤系统 设计采用以 8086 作为...以 8086、 芯片作为辅助设计等构成智能...电子秤附加了计算机信息补偿 处理装置,可以进行自诊断...基于 8086CPU 的电子时钟的设计 学生姓名: 课程设计...1、选用 8086CPU 和相关接口芯片完成相应的功能。 ...电子工业出版社 4、周明德.微型计算机系统原理及应用...基于8086的LED点阵屏设计_计算机硬件及网络_IT/...位微处理器,芯片上有 4 万个晶体管,采用 HMOS ...的显示器件,通常由显示模块、控制系统及电源系统 ...基于 8086CPU 的电子秒表的设计 学生姓名: 课程设计...1、选用 8086CPU 和相关接口芯片完成相应的功能。 ...电子工业出版社 4、周明德.微型计算机系统原理及应用...8086存储系统扩展设计_计算机硬件及网络_IT/计算机_专业资料。武汉理工大学《微机...存储芯片组成的存储容量,本实验是基于 8086CPU 工作在最小模式下将存储系统的...习题解答习题 1 1.1 冯?诺依曼型计算机的设计方案...【解答】经历了 6 代演变,各典型芯片的特点如表 ...8086 CPU 提供; 在最大模式时,系统由多个微处理...(论文)、图纸、实物样品等〕 : 1、选用 8086CPU 和相关接口芯片完成相应的...微型计算机技术及应用.北京:清华大学出版社 课程设计任务书 5.本课程设计课题...2014年北京工业大学微型计算机原理及应用试题_研究生入学...8086CPU 的最小方式是为实现多处理器系统而设计的...2.利用全地址译码将 6264 芯片接在 8088 系统总线...送入计算机,主要由 AD590 温度传感器, 8088CPU,...单 个芯片就能完成键盘键入和数码管显示控制两种功能...3.4 设计原理及功能说明本系统采用的是 8086 微...
All rights reserved Powered by
copyright &copyright 。文档资料库内容来自网络，如有侵犯请联系客服。馆藏&53659
TA的推荐TA的最新馆藏[转]&[转]&[转]&[转]&[转]&DOS系统结构_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
DOS系统结构
上传于|0|0|暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩10页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢【图文】基于8086软核的微机原理教学改革交流_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
基于8086软核的微机原理教学改革交流
上传于|0|0|文档简介
&&基于8086软核的微机原理教学改革交流
大小：441.50KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢}