华南理工网络教育育计算机组成原理2_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
华南理工网络教育育计算机组成原理2
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩14页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢君，已阅读到文档的结尾了呢~~
计算机组成原理第一、二章部分课后题答案(唐朔飞版)
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
计算机组成原理第一、二章部分课后题答案(唐朔飞版)
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口计算机组成原理卷子_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
计算机组成原理卷子
上传于||暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩3页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢章节习题详解
80X86微处理器同步跟踪强化训练
一、单项选择题1.CPU的 ALU主要完成（）& A 地址指针的变换&B 中断管理& C 产生各种时序&D 算术、逻辑运算及移位操作2.SP是______指针。（）& A 基址&B 堆栈& C 源变址&D 目的变址3.逻辑地址是____＿地址。（）& A 信息在存储器中的具体&B 经过处理后的20位& C 允许在程序中编排的&&D 段寄存器与指针寄存器共同提供的4.属于8086微处理器内部通用寄存器中指针类寄存器的是（）& A.IP &&B.BP& C.BX&&&&&&&&& D.CX5.8086微处理器内部具有自动增1功能的寄存器是（）& A.SI &&B.AX& C.BP &&D.IP6.8086程序计数IP中存放的是（）& A指令&&B 操作数& C代码段&D 指令所在代码段的段内偏移量7.编程人员不能直接读写的寄存器是（）& A.DI &&BCX& C.IP &&D.SP8.8086微处理器中寄存器________通常用作数据寄存器，且隐含用法为计数寄存器。（）& A.AX &&B.BX& C.CX &&D.DX9.微处理器中的BX是（）& A.基址寄存器&&B.计数寄存器& C.变址寄存器&&D.基址指针寄存器10.当的S4=0，S3=1时，表示当前正在使用_________段寄存器。（）& A.ES &&B.CS& C.DS &&D.SS11.8086通用寄存器各有不同的特殊功能，其中DX寄存器的特定用法是（）& A.间接寻址中作变址寄存器& B.在循环指令中作循环计数寄存器& C.在I／O指令间接寻址中作地址寄存器& D.间接寻址中作基址寄存器12.8086最小工作方式和最大上作方式的主要差别是（）& A.内存容量不同&&&&&& B.I／O端口数不同& C.数据总线位数不同&& D.单处理器和多处理器的不同13.当8086微处理器引脚QS1、QS0为10时则表示（）& A.队列空&&B.空操作& C.无操作&&D.除第一个字节外，还取走后续字节中的代码14.8086微处理器中BP寄存器是（）& A.基址指针寄存器&B.基址寄存器& C.计数寄存器&&D.堆栈基址寄存器15.8086微处理器以BP内容作为偏移量，则段基值是由_______寄存器提供。（）& A.CS &&B.ES& C.SS &&D.BX16.最小方式下，原8086微处理器最大方式下S、S1、S0引脚应改为（）& A.M/IO、DEN、DT/R &B.BT/R、M/IO、DEN& C.M/IO、DT/R、DEN &D.DEN、M/IO、DT/R17.8088微处理器工作于最小方式下，引脚IO/M、DT/R、SS0为______＿表示读存储器方& 式。（）& A.011&&B.001& C.010 &D.10018.最小方式下的8086输出总线控制信号有（）& A.READY&B.M/IO& C.IDCK&&&&&&& D.RESET19.由8O86微处理器组成的PC机的数据线是（）& A.8条单向线&B.16条单向线& C.8条双向线&D.16条双向线20.计算机完成一条指令的执行所需的时间称为（）& A.机器周期&B.时钟周期& C.运算速度&D.指令周期21.存取周期是指（）& A.存储器写人的时间& B.存储器读出的时间& C.存储器进行连续写操作所需的最短时间间隔& D.存储器进行连续两次读写操作所需的最短时间间隔22.8086CPU可插入（）& A.1个等待周期&&B.2个等待周期& C.3个等待周期&&D.任意多个等待周期23.总线保持响应时序中，8086微处理器是在____＿处，检测HOLD引脚，以便发现是&&& 否有总线请求。（）& A.每个时钟周期T的上升沿&B.每个时钟周期T的下降沿& C.T1上升沿&&&D.T3下降沿24.8086在响应总线请求时（）& A.地址总线为三态&&B.数据总线为输人& C.地址线为输出&&&&&&&&&&&&&&& D.DEN为高电平25.最大方式8086系统中74LS373的G信号是由8288总线控制器的______信号提供的。（）&&& A.ALE &B.DT/R&&& C.DEN &D.CLK26.读/写总线周期，微处理器是在______时刻采样READY信号，以便决定是&&& 否插人Tw。（）& A.T2 &&B.T3& C.T3下降沿&&& D.T2上升沿27.指令MUL CX是将（）& A.（CX：AX）&--（AX）*（CX）&B.（AX：CX）&--（AX）*（CX）& C.（DX：AX）&--（AX）*（CX）& D.（AX：BX）&--（AX）*（CX）28.指令SAL AL，CL是（）& A.AL的内容左移到CL寄存器中，低位补0& B.AL内容移CL指出的位数，低位补0& C.AL内容左移到CL寄存器中，低位补CL高位& D.AI内容左移CL指出的位数，低位补AL高位。29.若8086执行一运算指令后ZF＝1，表明（）& A.结果为正&B.结果为负& C.结果不为O&D.结果为030.8086指令系统中，不影响任何状态标志的指令类型是（）& A.算术逻辑运算类&B.循环与移位类& C.转移与调用返回类&D.以上均影响31.8086间接转移指令_____转移。（）& A.可用于段内也可用于段外&B.仅用于段内& C.仅用于段外&&&&&&&&&&&&&&&&& D.仅用于+127~-128的范围32.指令TEST AL，02H的含义是（）& A.测试AL是否等于02H& B.测试AL第2位的状态& C.测试AL第1位的状态& D.将AL与02单元的各位进行测试33.指令 MOV [BX][DI]，DX的段内地址为（）& A.BX值加 DI值&&&&&& B.BX值减 DI值& C.BX值左移4位加DI值 D.BX值加DI值在移4位34.若AX＝65H，则执行指令 TEST AX，80H后，AX和标志位 ZR的值分别为（）& A.AX＝65H，ZR＝0&&& B.AX＝0，ZR＝0& C.AX＝65H，ZR＝1&&& D.AX＝0，ZR＝135.8086中JE 100H在状态标志_____时转移到100H。（）& A.ZF＝1&B.ZF=0& C.SF＝1&D.PF=036.执行JGE指令实现转移的条件是（）& A.OF＝SF且ZF＝0 &B.OF＝SF或ZF＝1& C.OF/SF且ZF=0 &D.OF/SF或ZF＝037.执行JNGE指令实现转移的条件是（）& A.OF=SF且ZF＝0 &B.OF＝SF或ZF＝1& C.OF不等于SF且ZF＝0 &D.OF不等于SF或ZF＝038.ESC指令的作用是（）& A.与WAIT指令配合，跳出等待&B.与LOCK指令配合，跳出锁定& C.与HLT指令配合，跳出暂停&D.与外部处理器配合工作39.8086 JE指令跳转范围为（）& A.-127―127 &B.-128―127& C.O～255 &D.-127―12840.8086中指令 RET 04H表示（）& A.返回到O4H单元&&B.作段间返回& C.返回到当前地址后第 4个单元& D.完成RET指令后 SP加 04H二、多项选择题1.数据寄存器包括（）& A.AX &&B.BX& C.CX &&D.DX& E.BP2.地址目标传送指令包括（）& A.LEA &B.LAHF& C.LDS &D.LES& E.XLAT3.8086的算术运算可以处理的类型的数是（）& A.无符号二进制数&B.带符号二进制数& C.无符号十六进制&D.压缩的BCD码& E.非压缩的BCD码4.逻辑运算指令有（）& A.AND &B.OR& C.NOT &D.XOR& E.TEST三、判断说明题1.若指令队列已满，执行部件又没有向总线接口部件发送总线请求，则总线接口处于等待& 状态。（）2.8086微处理器内部通用寄存器可分为高低8位寄存器。（）3.8086有两种工作方式，80386有三种工作方式。（）4.当复位信号来到时，CPV结束当前操作并对标志寄存器，IP,D5，ES，指令队列、CS& 请零。（）5.8086CPU的总线周期由4个时钟周期组成。（）四、简答题1.简述中SP、BP、SI、DI有何种特殊用途。2.8086CPU有哪几种外部操作？3.简述总线接口部件BIU的概念。4.简述执行部件EU的概念。5.简述标志寄存器 FR（Flag Rogister）的构成。6.微处理器执行一段程序通常是通过重复执行哪些步骤来完成的？7.8086CPU有两种工作模式，它们有什么不同？8.写出寄存器AX、BX、CX、DX、SP、SI和DI的隐含用法。9.8086有几个通用寄存器？可分哪两组？10.说明8086引脚信号AD0～AD15双重总线的特点。11.在微机系统的内存中通常存放哪三类信息？12.存储器为什么要分段？13.存储器如何分段？14.什么是物理地址？什么是逻辑地址？15.8086系统中逻辑地址有哪些来源？16.物理地址是如何生成的？17.什么是指令？什么是指令系统？18.CPU为什么要插入等待周期Tw？19.简述8086在最大方式和最小方式下总线读和总线写周期的异同点。20.简述总线控制器8288的功能，并说明在最大模式下为什么一定要用总线控制器。21.说明标志位中溢出位与进位值的区别。22.扼要说明8的主要区别。23 扼要说明8的主要区别。24 扼要说明8的主要区别。25 扼要说明Pentium同 Pentium Pro的主要区别。26 扼要说明Pentium MMX的特点。27 扼要说明Peltium 2同 Pentium 3的特点。五、简单分析、设计题1.执行如下指令后，求标志寄存器中各状态位之值。&&& （1）MOV AX，34C5H&&&&&&&& ADD AX，546AH&&& （2）MOV AX，E453H&&&&&&&& ADD AX，C572H2.有一双字H的地址为30101H，画出其在字节编址的内存中的存放情况。3 根据8086存储器读写时序图（如图2－1，2－2所示），回答如下问题：
图2-1& 8086读周期时序
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& 图2－2 8086写周期时序
&&& （1）地址信号在哪段时间内有效？&&& （2）读操作与写操作的区别是什么？&&& （3）存储器读写时序同I/O读写时序的区别是什么？&&& （4）什么情况下需要插人等待周期Tw？六、综合分析、设计题1.分析MOV［BX+1050H］，AL的执行过程。2.试述执行MOV［BX+1050H］，AL时的时序分析。
【参考答案】一、单项选择题1.D& 2.B& 3.C& 4.B& 5.D& 6.D& 7.C& 8.C 9.A& 10.D& 11.C& 12.D& 13.A& 14.A15.C 16.C 17.B 18.B& 19.D 20.D& 21.D& 22.D& 23.A& 24.A& 25.A& 26.C& 27.C28.B 29.D 3O.C 31.A 32.C 33.A 34.A 35.A 36.B 37.C 38.D 39.B 40.C二、多项选择题1.ABCD& 2.ACD& 3.ABDE& 4.ABCDE三、判断说明题1错 总线接口处于空闲状态。2错 通用寄存器中数据寄存器可分为高低8位寄存器。3对 8086有最小方式与最大方式。80386有实方式、保护方式和虚拟8086方式。4错 CS应置为FFFFH。5错 至少包括4个周期，可多于4个。四、简答题1.答：SP、BP、SI、DI分别叫做指示器和变址寄存器，它们的通常用法是在寻址过程中作为偏移地址寄存器。此外它们还有自己的特殊用法。SP和BP在运算中为访问当前堆栈数据提供了方便，把堆栈段作为一个“数据区”，对执行高级语言很有用途。这样，除非特别指定，存放在指示器中的偏移量，总是假定为引用当前的堆栈段。有些指令又把SP和BP加以区分，如PUSH、POP只用SP作偏移量。BP不能用作这个目的，但却可以用作堆栈段中一个数据区的“基址” 的偏移量。SI和BI一般是作为引用当前数据段基址的偏移量。另外的数据串操作指令中，SI和 DI的使用非常专一。SI只能作为源操作数的偏移地址，而 DI只能作为目标操作数的偏移地址。二者绝对不可以互换。另外，在串操作指令中，串指令不能直接地指定它们，因为它们是被隐含指定的。2.答：（1）存储器读写；&&& （2）I/O端口读写；&&& （3）中断响应；&&& （4）总线保持（最小方式）；&&& （5）总线请求/允许（最大方式）；&&& （6）复位和启动；&&& （7）暂停。3。答：总线接口部件由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成。BIU负责从内存指定的区域取指令队列中排队；执行指令时所需的操作数（内存操作数和I/O操作数）也由 BIU从相应的内存区域或I/O端口取出传送给执行部件EU。指令执行的结果如果需要存入内存的话，也由BIU写入相应的内存区域。总之，BIU同外总线连接为EU完成所有的总线操作，并计算形成20位的内存物理地址。4.答：执行部件由通用寄存器、标志寄存器、运算器（ALU）和EU控制系统等组成。EU从BIU的指令队列中获得指令，然后执行该指令，完成指令所规定的操作。EU用来对寄存器内容和指令操作数进行算术和逻辑运算，以及进行内存有效地址的计算。EU负责全部指令的执行，向BIU提供数据和所需访问的内存或I/O端口的地址，并对通用寄存器、标志寄存器和指令操作数进行管理。5.答：8086有一个16位的标志寄存器皿，如表2-1所示。&&&&&&&表2―l
&&& 在16位的标志寄存器 FR中有意义的有 9位，其中 6位是状态位，3位是控制位，简述如下：&&& 状态位：&&& 进位标志CF（Carry Flag），反映算术运算后，最高位（字节操作为D7位，字操作为D15位）出现进位（或借位）的情况，有则为‘1’。CF主要用于加、减法运算，移位和环移指令也会改变CF值。&&& 奇偶（校验）标志PF（Paity Flag），反映操作结果低8位中‘1’的个数的情况，若为偶数，PF置“1”，主要在数据通信中用来检查数据传送有无出错。&&& 辅助进位标志AF（Auxiliary Carry Flag），反映一个 8位量（或 16位量的低位字节）的。低4位向高位（即D3向D4）有无进位（或借位）的情况，有则置“1”，AF用于BCD码算术运算指令。&&& 零标志ZF（Zero Flag），反映运算结果是否为零，结果为零，ZF置‘1’。&&& 符号标志 SF（Sign Flag），反映带符号数运算结果符号位的情况，结果为负数，SF置“1”，SF的取值与运算结果的最高位（字节操作为D7，字操作为D15）取值一致。&&& 溢出标志OF（Overflow Flag）反映带符号数（以二进制补码表示）运算结果是否超过机器所能表示的数值范围的情况，对字节运算为-128～+127，对字运算为-32768～+32767，若超过上述范围，称为“溢出”，OF置1。&&& 控制位：&&& 方向标志 DF（Direction Flag），在进行字符串操作时，每执行一条串操作指令，对源操作数与／或目的操作数的地址要进行一次调整（对字节操作为加1或减1，对字操作加2或减2），由DF决定地址是递增还是递减。若DF＝‘1’为递减，即从高地址向低地址进行，DF＝“0”功递增。&&& 中断允许标志 IF（Interrupt Flag），表示系统是否允许响应外部的可屏蔽中断，若 IF＝“1”，表示允许响应。IF对不可屏蔽中断请求以及内部中断不起作用。&&& 陷阱标志 TF（Trap Flag），当 TF=‘1’时，微处理器每执行完一条指令便自动产生一个内部中断，转去执行一个中断服务程序，可以借助中断服务程序来检查每条指令的执行情况，称为‘单步工作方式”，常用于程序的调试。&& 上述三个控制标志用来控制微处理器的某些操作，可以由指令来设置。6、答：（1）从内存储器中取出一条指令，分析指令操作码；&&&&&& （2）读出一个操作数（如果指令需要操作数）；&&&&&& （3）执行指令；&&&&&& （4）将结果写入内存储器（如果指令需要）。7．答:8086 CPU有两种工作模式，即最小模式和最大模式。&& 最小模式的特点是：不需总线控制器8288；适用于单一处理机系统；M/IO引脚下可直接引用。&& 最大模式的特点是：需总线控制器8288; 适用于多处理机系统；M/IO加而引脚可直接引用。8.答：见表2－2。&&&&&
&&在字乘/字除指令中用作累加器在字I/O操作时作为数据寄存器
&&字节乘、字节除在LAHF指令中用作目的寄存器在字节乘、字节除指令中用累加器在字节I/O操作时作为数据寄存器BCD、ASCII码数据运算时作累加器在XLAT指令中累加器
&&间接寻址时，作为地址寄存器和基址寄存器在XLAT指令中用基址寄存器
&&串操作时的循环次数计数器循环操作时的循环次数计数器
&&在循环移位和移位操作时用作环移和移位次数的计数寄存器
&&字乘、字除指令中用作辅助寄存器I/O指令间接寻址时作端口地址寄存器
&&堆栈指针
&&间接寻址时，作为地址寄存器和变址寄存器串操作时的源变址寄存器
&&间接寻址时，作为地址寄存器和变址寄存器串操作时的目的变址寄存器&&&&&表2－29.答：8086有8个通用寄存器，包括累加器AX、基址寄存器BX、计数寄存器CX、数据寄存器DX、堆栈指针sp、基址指针BP、源变址寄存器SI、目的变址寄存器DI。它们可分为以下两组：&&& （1）数据寄存器&&& 包括累加器AX、基址寄存器BX、计数寄存器CX和数据寄存器DX。数据寄存器的特点是，这4个 16位寄存器可分为高 8位（AH、BH、CH和 DH）与低 8位（AL、BL、CL和DL），这两组8住寄存器可分别寻址、独立操作。这样，可以将数据寄存器作为一个16位寄存器进行操作，也可作为两个8位寄存器。&&& 数据寄存器可以用来存放8位或16位的二进制操作，这些操作数可以是参加操作的数据、操作的中间结果，也可以是操作数的地址。大多数算术和逻辑运算指令都可以使用这些数据寄存器。&&& （2）指针寄存器和变址寄存器&&& 堆找指针SP、基址指针BP、源变址寄存器SI和目的变址寄存器DI这4个寄存器只能按16位进行存取操作，主要用来形成操作数的地址，用于堆栈操作和变址运算中计算操作数的有效地址。其中 SP、BP用于堆栈操作，SP用来确定堆栈在内存中的地址，BP用来存放在现行堆栈的一个数据区的“基地址”。 SI、DI用于变址操作，存放变址地址。这4个寄存器也可用作数据寄存器。10.答：ADO～AD15是分时复用的双重总线，其特点是在每个总线周期开始(T1)时，用作地址总线的低 16位（AO～A15），给出内存单元（或 I/O端口）的地址；其它时间为数据总线，用于数据传输。11.答：（1）代码（指令）--指示微处理器执行何种操作；&&& （2）数据（字符、数值）--程序处理的对象；&&& （3）堆栈信息--被保存的返回地址和中间结果。12.答：因为8086微处理器内部数据通路和寄存器都是16位，内部ALU只能进行16位运算，在程序中也只能使用 16位地址，寻址范围局限在 216=65536（64K） 字节，为了能寻址1M字节的地址，需要“分段”。13.答：8086程序把1M字节的存储空间看成一组存储段，各段的功能由具体用途而定，分别为代码段、堆栈段、数据段和附加段。一个存储段是存储器的一个逻辑单位，其长度可达64K字节，每个段都由连续的存储单元构成，并是存储器中独立的、可分加紧寻址的单位。每段第一个字节的位置称为“段起始地址”，可由软件指定。对段起始地址的要求是：必须能被 16整除（起始地址为 X& X& X& X OH）。段寄存器中存放了与段起始地址有关的16位“段基值”，一旦 4个段寄存器的内容确定后，程序就可访问 4个段中的任一存储单元。若程序超过64K字节，则必须通过给出段寄存器重新送新值，把超出部分转到新的段中。注意，几个段可以相互重叠，也可指向同一个64K字节空间。14.答：在具有地址变换机构的计算机中，有两种存储器地址，一种是允许在程序中编排的地址――逻辑地址；另一种是信息在存储器实际存放的地址――物理地址。在8086系统中每个存储单元也有两种地址。15.答：8086系统中逻辑地址的来源见表2－3。&&&&表2－3
&操作类型&
&隐含的段基值&
可替换的段基值&&
&偏移地址&
&&堆栈操作
&&BP用作基址寄存器
&&CS、DS、ES
&&通用数据读写
&&CS、ES、SS
&&字符串操作（源地址）
&&CS、ES、SS
&&字符串操作（目的地址）
&&& EA---有效地址，反映操作数的段内偏移地址。16.答：存储单元的20位物理地址是通过将16位的“段基值”左移4位再加上16位的“段内偏移量” 而生成的。可分为以下几种情况：&&& （1）当取指令时，8086会自动选择CS值作为段基值，再加上由IP提供的偏移量形成物理地址；&&& （2）当涉及堆栈操作时，8086会自动选择CS值作为段基值，再加上由SP提供的偏移量形成物理地址；&&& （3）当涉及一个操作数（存储器操作数）时，8086会自动选择DS值作为段基值，再加上 16住偏移量形成物理地址，这 16位偏移量可以来自：&&& 指令中提供的直接地址――16位的位移量；&&& 某一个16位地址寄存器的值；&&& 指令中的位移量加上16位地址寄存器之值。&&& （4）ES用于串操作指令中的数据块传送指令。17.答：指令是要求计算机执行特定操作的命令，通常一条指令对应一种特定操作。&&& 指令系统是指计算机所能执行的全部指令的集合。&&& 8086的指令系统中包含有Intel系列中8位微处理器的常用指令或与之相当的指令。除此之外，还具有如下一些重要的新操作：带符号和不带符号的二进制数和非压缩的十进制数乘／除法；长度可达64K字节的字符传送、比较和扫描操作；非破坏性的位测试操作；将一个字节从一种代码转换成另一种代码；由软件产生的中断以及一组能协调多处理器工作的命令。&&& 8086的指令能同样方便地处理字节数据和字数据。大多数指令中可互换地规定寄存器操作数、存储器操作数和立即数操作数。另外，存储器变量能在原处实现加数、减数、移位和比较操作，而不必将其移入和移出寄存器。这样就节省了汇编程序的指令、寄存器和执行时间。18.答：当系统中所用的存储器或外部设备工作速度较慢，CPU不能用基本的总线周期完成一次读（或写）操作时，就由被选中进行数据读写的存储器或外设发出一个请求延长总线周期的信号到8086CPU的READY引脚，CPU就在T3与T4之间插入一个等待周期Tw，加入Tw的个数与外部请求位号的持续时间长短有关。延长的时间Tw也以时钟周期T为单位，在Tw期间，总线上的状态一直保持不变。19.答：无论 8086 工作在最大方式还是最小方式，执行一次基本的读写操作均要一个总周期（4个时钟周期）。在4个时钟周期中基本的工作可总结为：在T1期间，地址/数据复用线输出地址信息，此时地址锁存信号 ALE必须为有效状态；在T2期间，留有足够的时间使地址/数据线由地址线转为数据线，相应的允许数据输入、输出的信号也应产生（如最小方式下DEN、DT/R、RD、WR等）；在T3期间，完成存储器或I/O接口。这是它们的共同点。&&& 两种方式下主要的区别是控制信号的来源及产生的时间有差异。在最小方式下总线读写周期的控制信号M/IO，DT/R,RD,WR,DEN,ALE均由CPU直接产生，而且M/IO而信号的状态决定了是存储器操作还是I/O操作。而在最大方式下，上述类似的信号则是由总线控制器8288产生的，CPU输出状态信号S2，S1，S0,8288控制器根据它们的变化情况译码产生MRDC,MWTC存储器读／写控制信号，IORC,IOWC，I/O接口读／写信号，以及ALE，DT/R,DEN控制信号，分别完成存储器读/写操作或I/O接口的读/写操作。需提及的是，状态信号在T3状态下全部进入无源状态（高电平）等待一个新的总线周期。20答：简单地说，总线控制器8288用来对的CPU控制信号进行转换，以使工作在最大模式时能完成对多 CPU处理系统中的总线争用问题的控制，同时保证各处理器之间能正常通信。具体地说，8288有如下6种功能：&&& （1）产生系统总控制信号或仅访问 I/O设备的I/O控制信号（INTA，IORC，IOWC）。即可选择8288是工作于系统总线方式还是I／O总线工作方式；&&& （2）使总线控制信号浮空，以允许DMA操作或决定总线优先权；&&& （3）提供超前控制信号，以便和慢速存储器及I/O设备交换信息；&&&& （4）实现使控制信号无效控制，以供多CPU结构使用；&&& （5）产生ALE地址锁存允许信号和双向数据驱动的控制信号DT/R和DEN。&&& （6）产生简单或级联中断逻辑所需的控制信号。21.答：进位位是指两个操作数在进行算术运算后，最高位（8位操作为D7位，16位操作为D15位）是否出现进位或借住的情况，有进位（借位）CF置‘1’，否则置‘0’。&&& 溢出位是反映带符号数（以2进制补码表示）运算结果是否超过机器所能表示的数值范围的情况。对8位运算，数值范围为-128～+127；对 16位运算，数值范围为-32768～+32767。若超过上述范围，称为“溢出”，OF置“1”。&&& “溢出”和“进位”是两种不同的概念，某次运算结果，有“溢出”不一定有“进位”；反之，有“进位”也不一定有“溢出”。22.答：（l）8086只有20条地址线，可直接寻址的内存空间为220＝1MB。而80286有24条地址线，可址接寻址的内存空间为224=16MB。&&& （2） 8086只有实地址方式，支持单任务、单用户系统；80286有实地址方式（实方式）和保护方式（保护虚地址方式）两种，片内集成有存储管理和保护机构，支持任务中的程序和数据的保密，能可靠地支持多用户和多任务系统。&&& （3）在保护方式下，存储器的分段部件把整个存储空间分成可变长度的各段，段的长度小于等于64KB。每个任务的虚拟存储空间最大由16K个64KB的段组成，即1024MB＝1GB，该虚地址空间被映射到最大客量为16MB的物理存储器中。&&& （4）在保护方式下，80286采用“描述子”和“选择子”的数据结构来实现内存单元的寻址。描述子是用来描述某一存储段的特性（段基址、段限和访问权字节等信息）的数据结构；选择子用来从相应的述子表中选择所需要的描述子。二者配合以实现存储器的寻址。23.答:（1）80286是16位微处理器，有24条地址线，可直接寻址的内存空间为2的24位＝16MB。而80386是32位微处理器，有32条数据线，32条地址线，可直接寻址的内存空间为 232＝4GBO&&& （2）8086是 16位微处理器，它的寄存器结构基本上同 8086，也是 16位的。而80386是32位微处理器，其寄存器结构除段寄存器外都是32位寄存器。这些寄存器的标识分别是 16位寄存器的助记符前加上E，即 EAX，EBX，ECX，EDX，ESP，EBP，ESI，EDI，EIP以及EFLAG。注意，原 8086和 80268中的通用寄存器符号如 AX（AH，AL），BX（BH，BU，CX（CH，CL），DX（DH，DL），SP，BP，SI，DI在80386的汇编码指令中仍有效。另外增加了2个16位的段寄存器FS和GS用以减轻辅助寄存器ES的负担，除此之外，80386还有系统地址寄存器、控制寄存器和测试寄存器。&&& （3）80386有三种存储器地址空间，即逻辑地址、线性地址和物理地址。逻辑地址又称虚拟地址，由一个段选择子和一个偏移量组成。逻辑地址经过芯片内部的分段部件（分段单元）转换为32位的线性地址；而80386内部的分页部件（分页单元）将线性地址转换为物理地址。地址空间的转换关系如图2－3所示。其中分段部件和分页部件合称存储器管理部件。而分可部件是可选的，如不选分页部件，则分段部件转换后的32位线性地址即为物理地址。&&&&&&&&&&&&&&&&&&&
&&（a）分段部件实现地址转换&&& （4）80286有两种工作方式----实方式和保护方式。80386有三种工作方式----实方式、保护方式和虚拟8086方式。实方式的工作原理和8086相同，但可以处理32位的数据；保护方式下可以访问4G字节的物理存储空间，支持多用户、多任务的方式，提供了一系列的保护机制――任务地址空间的分离，0～3共4个特权级、有特权指令、段和页的访问权限（只读、只执行）和段限检查。虚拟8086方式又称为“V86方式”是既有保护功能，又能执行8086代码的工作方式，是一种动态的方式。在这种方式中80386能够迅速、反复进行V86方式和保护方式之间的切换，从保护方式通过“作业切换”或“中断返回”进入虚拟8086方式执行8086程序，然后通过异常或中断离开虚拟8086方式，进入保护方式，执行固有的80386程序。
&&&&&&&&&&&&&&&&&&&&&&&&& 图2－3 80386的地址空间转换24.答：80486也是一种32位微处理器，基本上沿用了80386的体系结构，以保持同X86系列微处理器的目标码级的兼容性。8的主要区别是：&&& （1）芯片内集成有一个指令和数据共用的8KB的4路组相连的高速缓冲存储器（Cache）。 由于访问片内Cache的速度远高于访问内存的速度，从而提高了系统的性能。&&& （2）芯片内集成有数学协处理器（FPU）――性能增强的80387，FPU与CPU之间，以及Cache与CPU之间采用64位数据传输，大大加快了处理器的运行速度。&&& （3）在 X86系统芯片中首次采用了 RISC（Reduced Instruction Set Compter，精简指令系统计算机）技术，降低了执行每条指令所需的时钟数，可达到12条指令／时钟周期。&&& （4）采用一种称为猝发式总线（Burst Bus，又称突发式）的总线技术，使CPU与内存在进行成组传送时实现高速数据交换。25.答：Pentium微处理器是 Intel公司开发的融CISC（Complex Instruction Set Computer，复杂指令系统计算机）技术与 RISC技术为一体的微处理器，称为 CRIP（CISC―RESC Processor），其主要特点是：&&& （1）片内集成三个指令处理部件：&&& ①RISC体系结构的整数处理部件，采用超标量技术，设计了两条流水线 （U流水线和V流水线），使Pentium在一个时钟周期内可以并行执行两条整数型指令；&&& ②CISC结构同80386兼容的处理部件，采用微码处理指令技术，负责处理不能在一个时钟周期内完成的复杂指令；&&& ③浮点处理部件，采用超流水线技术（8级流水），使每个时钟周期能完成一个（或二个）浮点操作。&&& （2）片内集成了两个独立的8KB指令Cache和SKB数据Cache，增加了缓存的带宽，减少了缓存的冲突。&&& （3）采用分支预测技术，提高了流水线执行的效率。&&& （4）同8保持兼容。&&& （5）采用64位外部数据总线，使CPU同内存的数据传输速度可达528MB／S。&&& Pentium Pro处理器中文名为高能奔腾，高能奔腾同奔腾的主要区别为：&&& （l）一个封装内安装两个芯片，一个是CPU内核，包括两个8KB的Cache，另一个是256KB的L2 Cache，这一L2 Cache由全速总线同CPU内核相连，提高了程序的运行速度；&&& （2）把CISC结构的指令分解为若于像RISC指令那样的微操作，能在流水线上并行地执行，这样既保持了同以前的X86微处理器的兼容性，又提高了指令的运行速度；&&& （3）采用乱序执行和推测执行技术，使指令流能最有效地利用内部资源；&&& （4）采用超级流水线和超标量技术。具有三种超标量结构和 14级超级流水线结构，大大提高了处理器的并行处理能力。26.答：Pentium MX微处理器是具有多媒体扩展功能的奔腾芯片，中文名为“多能奔腾”。MMX 即多媒体扩展，是为提高 PC机处理多媒体和通信能力，必须在系统中再加入DSP（Digital signal Processor，数字信号处理器）芯片和 MPEG芯片。Pentium MMX的主要特点是：&&& （1）引入了4种新的数据类型和8个64位寄存器，使一条指令就能并行执行8个8位数据，4个16位数据或2个32位数据的运算。&&& （2）采用饱和运算，把溢出值作为定值处理，结果大于最大值时当作最大值，结果小于最小值时当作最小值，无需进行溢出处理。&&& （3）具有积和运算能力。MMX微处理器PMADDWD指令（紧缩字相乘并加结果）即“积和运算”可大大提高向量运算和矩阵运算的速度，在音频和视频图像的压缩和解压缩中经常用到。27.答：Pentium2微处理器把多媒体扩展技术（MMX技术）融入 Pentium Pro芯片之中，使Pentium微处理器既保持了 Pentium Pro原有的强大的处理功能，又增强了PC机在三维图形、图像和多媒体方面的可视化计算功能和交互功能。&&& Pentium 2的主要特点为：&&& （1）采用了一系列多媒体扩展技术，包括：①单指令、多数据流技术，使一条指令能完成多重数据的工作，减少了芯片的视频、声音、图像和动画中计算密集的循环；②为针对多媒体操作中经常出现的大量并行、重复运算，增加了57条指令，以更有效地处理声音、图像褪悠凳?据??BR&&&& （2）动态执行技术。这是为更有效地处理多重数据，提升软件速度而采用的新技术，由三种技巧组成：①多分支跳转预测；②数据流分析；③推测执行。&&& （3）双重独立总线结构。由两条总线组成双重独立总线体系结构，一条是二级Cache总线，另一条是处理器至主存储器的系统总线，使Pentium 2处理器的数据吞吐能力是单一总线结构处理器的2倍。而且二级Cache的运行速度也比Pentium微处理器高2倍。&&& （4）采用新的封装技术――SEC。&&& SSE的原文为“Streaming SIMD Extensions”，即数据流单指令多数据扩展技术，采用SSE技术的指令集称为 SSE指令集。Pentiumm微处理器增加了70条SSE指令，使Pentium 3微处理器在音频、视频和3D图形领域的处理能力大为增强。&&& Pentium 3微处理器的基本结构与Pentium 2微处理器结构相同，采用Pentium Por的微结构．具有32KB的Cache（16K指令 Cache和 16KB数据 Cache），512KB的L2 Cache，最主要的特点是增加了 70条SSE指令集。SSE即streaming SIMD Extension（数据流单指令多数据扩展），又称“MMX2”指令集”（第二代多媒体扩展指令集”），这70条指令包括8条内在连续数据流优化处理指令、50条SIMD（单指令多数据）浮点运算指令以及12条新的多媒体指令。另外内部还增加了8个新的128位单精度寄存器（4 * 32位），能同时处理4个单精度浮点变量，可达20亿次／秒的浮点运算速度。这些技术的使用，使Pentium 3在三维图像处理、语音识别和视频实时压缩方面的处理功能得到进一步提高。五、简单分析、设计题1.解：
2．很：在8086系统中，双字在内存中占连续4个字节，其中低位字节存于低地址，高位字节存于高地址，如图2－4所示。&
图2－4 存储示意图
3.解:（1）在T周期，双重总线AD0－AD15，AD16/S3－AD19/S6上输出要访问的内存单元的地址信号 AO－A19。&&& （2）读操作与写操作的主要区别为：&&& ①DT/R控制信号在读周期中为低电平，在写周期中为高电平。&&& ②在读周期中而控制信号在T2～T4周期为低电平（有效电平）；在写周期中WR控制信号在T2－T4周期为低电平（有效电平）。而在读周期WR信号始终为高电平（无效电平），在写周期而信号始终为高电平（无效电平）。&&& ③在读周期中，数据信息一般出现在T2周期以后，双重总线AD0～AD15上的地址信息有效和数据信息有效之间有一段高阻态，因为AD0～AD15上的数据必须在存储芯片（或I/O接口电路）的存取时间后方能出现。而在写周期中信息在双重总线上是紧跟在地址总线有效之后立即由CPU送上，两者之间无一段高阻态。&&& （3）存储器操作同I／O操作数的区别是：&&& 在存储器周期中，控制信号M/IO始终为高电平；而在I/O周期中，M/IO始终为低电平。&&& （4）在读周期中，如果在T3周期内，被访问的内存单元或I/O端口还不能将数据送上数据总线，则必须在T3之后插入等待周期 t，这时而控制信号仍为有效低电平；在写周期中，如果在T3周期内，被访问的内存单元或I/O端口还不能把数据总线上的数据取走，则必须在飞之后插入等待周期Tw，这时WR控制信号仍为有效低电平。六、综合分析、设计题1 解：MOV［BX＋1050H］，AL是一条8位存储器写指令，其功能是将AL中的8位数写入内存单元，目的操作数的有效地址为& BX+1050H。&&& 设BX＝2000H，AL=45H，DS=4000H，CS＝3000H，IP=104OH。&&& 该指令的机器码为10000，用16进制表示为H，其中88H为操作码字段，表示该指令为存储器写字节操作，87H为寻址字段，50H和10H为位移量字段，表示基址寻址中的位移量为1050H。&&& 该指令存放在代码段中，其物理地址由CS：lP组成，CS=3000H，IP＝1040H，则物理地址为31040H，指令代码存放在3四个单元中。&&& 目的操作数存放在数据段中，其物理地址由DS：BX＋1050H组成，偏移地址为BX+1050H＝2000H＋1050H＝3050H，段基值 DX＝4000，则物理地址为 43050H。&&& 该指令的操作过程如下：&&& （1）从指令代码存放的代段中取出该指令的第一、二字节8887H送入8086CPU，IP加2得1024H，指令代码经CPU中指令译码后，CPU知道是一条8位存储器写指令，采用16位位移量的基址寻址，基址寄存器为BX，位移量为16位，故下一操作为：从代码段中取出第三、四字节5010H，同时IP再加2为1044H。&&& （2）从代码段取出的 16位位移量送入 8086CPU中，在执行部件 EU中同 BX构成内存的偏移地址BX＋1050H＝3050H，然后在总线接口部件BIU中同DS中的值构成目的操作数的物理地址 43050H。&& （3）8086CPU将AL中的45H，送上数据总线AD0～AD7，写入数据段（DS=4000H）中的43050H单元，从而完成该指令的全部执行过程，该指令执行过程如图2－5所示。
&&&&&&&&&&&&&&&&&&&&&&& 图2－5 MOV [BX＋1050H] AL的执行过程2.解：执行该指令共需三个总线周期，M1、M2和M3，其中M1和 M2是取指令周期，M1周期从代码段中取出第一、二个字节（指令代码8887H），M2周期从代码段中取出第三、四个字节（指令代码5010H），M3周期完成存储器写操作。&&& （1）M1周期的时序分析&&& M1周期图如图2－6所示，由4个时钟周期T1－T4组成。
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& 图2―6存储器读周期&&& ①T1周期&&& 地址／状态总线A19/S6－A16／S3、AD15－AD0以及BHE／S7这21条引脚输出20位地址信息A19～A0=31040H（由 CS=3000H，IP＝1040H形成），以及BHE=低（有效）电平，（由A19～AO＝31040H---偶地址决定）。&&& 地址锁存允许引脚ALE输出＊ALE=高（有效）信号，用作地址锁存器的锁存信号。&&& 存储器/IO引脚M/IO而输出高电平信号，用以指示取指令周期为存储器操作。&&& 锁存后的地址信号和 BHE以及 M/IO信号经过译码后在代码段中找到 3104OH、31041H两个单元。&&& ②T2周期&&& 而引脚输出低（有效）电平，用以指示取指令周期为读操作，而信号送到被选中的存储器芯片，对被选中的内存单元进行读操作。&&& ③T3周期&&& A19/S6～A16/S3、BHE/S7、ALE、RD以及M/IO保持T2周期的状态，AD15～AD0这16条引脚上输入从内存单元 31040H和 31041H读出的16位数据，即 MOV[BX＋1050H]，AL指令的第一、二字节88H和87H，AD15～AD0＝1000B。&&& ④T4周期&&& RD引脚输出从低（有效）电平变为高（无效）电平，结束存储器读操作。&&& （2）M2周期的时序分析&&& M2总线周期中各引脚信号的时序图与 M1总线周期相同，只是此时在T1时钟周期的地址信息A19～A0＝31042H，在T3时钟周期的数据信息D15～DO＝1050H。&&& （3）M3周期的时序分析&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& 图2．7存储器写周期&&& 8086CPU在M1、M2两总线周期内，从内存代码段的 31040H～31043H四单元中取出四个字节的指令代码――H，完成该指令的指令读出操作，接着按该指令代码的功能进入M3周期――存储器写周期。&&& M3周期的时序图如图2－7所示，也是由4个时钟周期T1－T4组成。&&& ①T周期&&& 地址／状态总线A19/S6～A16/S3、AD15～ADO以及BHE/S7这21条引脚输出位地址信息A19～A0=43050H（由DS：BX＋1050H形成，D5=4000H，BX=2000H，则目的操作数的物理地址为40000H＋2000H＋1050H＝43050H），以及BHE=高（无效）电平（由MOV[BX＋1050H]，AL中源操作数为AL--字节操作，且内存地址为43050H--偶地址决定）。&&& 地址锁存允许引脚ALE输出ALE=高（有效）信号，用作地址锁存器的锁存允硇藕拧?BR&&&& 存储器/IO引脚M/IO而输出高电平信号，用以指示M3周期为存储器操作。&&& 锁存后的地址信号和BHE以及M/IO信号经过译码后在数据段中找到43050H、43051H两个单元。&&& ②T2周期&&& BHE/S7和 A19/S6－A16/S3这5条引脚输出状态信号S7～S3，ALE=低（无效）电平，M/IO保持高电平。&&& 同存储器读不同的是，在T2周期，AD7～AD0（低8位）榆出8086CPU中AL内的8位数据（AL＝45H，由于是8位存储器写操作，所以AL上的数据送上8位数据线。&&& WR引脚输出低（有效）电平，用以指示M3周期为写操作，送到被选中的存储器芯片，对被选中单元进行写操作。&&& ③T3周期&&& A19/S6～A16/S3、BHE/S7、ALE、WR以及 M/IO和 AD15～ADO保持 T2周期状态，8086CPU将AD7～AD0上的数据45H写入数据段43050H单元中。从而完成存储器写操作。&&& ④T4周期&&& WR引脚输出从低（有效）电平变为高（无效）电平，结束存储器写操作。&&& 至此，指令MOV［BX＋1050H］，AL的执行过程全部结束，如果下面紧接着有新的指令，则进入新指令的执行――新的指令周期开始。如果下面没有新的指令，则进入空闲周期Ti。}